逻辑电路环

A. 逻辑门电路的注意事项

除OC门和三态门外普通门电路输出不能并接，否则可能烧坏器件；门电路的输出带同专类门属的个数不得超过扇出系数，否则可能造成状态不稳定；在速度高时带负载数尽可能少；门电路输出接普通负载时，其输出电流就小于IOLmax和IOHmax。4、工作及运输环境问题：温度、湿度、静电会影响器件的正常工作。74系列TTL可工作在0～70℃而54系列为-40～125℃，这就是通常的军品工作温度和民品工作温度的区别；在工作时应注意静电对器件的影响，一般通过下面方法克服其影响：在运输时采用防静电包装；使用时保证设备接地良好；测试器件是应先开机再加信号、关机时先断开信号后关电源。

B. 逻辑控制无环流可逆系统消除环流的出发点是什么

当可逆系统中一组晶闸管工作时（不论是整流工作还是逆变工作），用逻辑关系控制使另一组处于完全封锁状态，就可彻底断开环流的同路，确保两组晶闸管不同时工作

C. 什么是逻辑无环流

1规律，事物的完成的序列。
2:事物流动的顺序规则
3:事物传递信息，并得到解释的过程
逻辑就是思维的规律，规则。逻辑学就是关于思维规

D. 数据结构图的环和回路有无区别

一、数据流向不同

1、环：图中有个点最后通过边能绕回该点即可。

2、回路：有专指有向图，从某点出发，最终又有边回到该点，注意一个边出一个边入，如果某点只有输出或输入，那该点就没有回路。

二、结构不同

1、环：结构中存在关键字和K相等的记录，则必定在f(K)的存储位置上。

2、回路：结点的有穷集合V和边的集合E组成。

(4)逻辑电路环扩展阅读

数据结构是指同一数据元素类中各数据元素之间存在的关系。数据结构分别为逻辑结构、存储结构（物理结构）和数据的运算。数据的逻辑结构是从具体问题抽象出来的数学模型，是描述数据元素及其关系的数学特性的，有时就把逻辑结构简称为数据结构。

逻辑结构是在计算机存储中的映像，形式地定义为（K，R）（或（D，S）），其中，K是数据元素的有限集，R是K上的关系的有限集。

根据数据元素间关系的不同特性，通常有下列四类基本的结构：集合结构。该结构的数据元素间的关系是“属于同一个集合”。

线性结构。该结构的数据元素之间存在着一对一的关系。

树型结构。该结构的数据元素之间存在着一对多的关系。

图形结构。该结构的数据元素之间存在着多对多的关系，也称网状结构。

从上面所介绍的数据结构的概念中可以知道，一个数据结构有两个要素。一个是数据元素的集合，另一个是关系的集合。在形式上，数据结构通常可以采用一个二元组来表示。

E. 时序逻辑电路的同步置数和异步置数的区别

1、触发器工作状态不同：

（1）同步置数所有触发器的时钟端连在一起，即所有触发器在同一时钟作用下同步工作。

（2）异步置数触发器不在同一时钟作用下同步工作。

2、时钟脉冲CP作用不同：

（1）同步置数时钟脉冲CP控制所有触发器同步工作。

（2）异步置数时钟脉冲CP只触发部分触发器，其余触发器由电路内部信号触发。

3、生效条件不同：

（1）同步置数输入条件满足，等待时钟有效时刻生效。

（2）异步置数与时钟无关，输入条件满足，立即生效。

(5)逻辑电路环扩展阅读

时序逻辑电路的三种逻辑器件

时序逻辑电路应用很广泛,根据所要求的逻辑功能不同进行划分,它的种类也比较繁多。在具体的授课环节中,主要选取了应用较广、具有典型时序逻辑电路特征的三种逻辑器件进行比较详细地介绍。

1、计数器

一般来说,计数器主要由触发器组成，用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。如M=6计数器，又称六进制计数器。所以，计数器的“模”实际上为电路的有效状态数 。

同步七进制加法计数器的逻辑图计数器的种类很多，特点各异。主要分类如下：按计数进制可分为：二进制计数器，十进制计数器，任意进制计数器。按计数增减可分为:加法计数器，减法计数器，加/减计数器，又称可逆计数器。按计数器中触发器翻转是否同步可分为：异步计数器和同步计数器 。

2、寄存器

寄存器是存放数码，运算结果或指令的电路,移位寄存器不但可存放数码,而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。寄存器和移位寄存器是数字系统和计算机中常用的基本逻辑部件，应用很广。

一个触发器可存储一位二进制代码，n个触发器可存储n位二进制代码。因此,触发器是寄存器和移位寄存器的重要组成部分。对寄存器中的触发器只要求它们具有置0或者置1功能即可，无论是用同步结构的触发器，还是用主从结构或者边沿触发的触发器，都可以组成寄存器 。

3、顺序脉冲发生器

顺序脉冲是指在每个循环周期内，在时间上按一定先后顺序排列的脉冲信号。产生顺序脉冲信号的电路称为顺序脉冲发生器。在数字系统中，常用以控制某些设备按照事先规定的顺序进行运算或操作

参考资料来源：网络-时序逻辑电路

网络-同步置数

网络-时序电路

F. 闭环逻辑的解释

[email protected]

G. 与，或，非三种基本逻辑门电路符号是什么样

与，或，非三种基本逻辑门电路符号是：

H. verilog，为什么设计组合电路时不能引入反馈

先举个简单例子
always @ (a)
a = a + 1;

组合逻辑“可以”有反馈 因为这段代码可以被编译和实现版 是组合电路
但是编权译器肯定给出警告 因为这段代码的结果没有实际意义 根本不知道结果是多少（加法会执行几次？）
但是并非所有的组合逻辑环都没有实际意义 有些特定结构的运算用组合反馈来实现的结果是确定的 并且会比不用反馈的节省逻辑资源 (可以在google搜索vlsi.cs.ucf.e combinational circuit with feedback 读第一个pdf)

I. 这个逻辑电路符号是什么啊

像一个没画完整（没标同相输入端、和反相输入端）的集成运算放大器的符号