異或與電路

㈠ 什麼是與門、或門、非門和異或門

1、與門

與門又稱「與電路」、邏輯「積」、邏輯「與」電路。是執行「與」運算的基本邏輯門電路。與門有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。

2、或門

或門又稱或電路、邏輯和電路。如果幾個條件中，只要有一個條件得到滿足，某事件就會發生，這種關系叫做「或」邏輯關系。具有「或」邏輯關系的電路叫做或門。

或門有多個輸入端，一個輸出端，只要輸入中有一個為高電平時（邏輯「1」），輸出就為高電平（邏輯「1」）；只有當所有的輸入全為低電平（邏輯「0」）時，輸出才為低電平（邏輯「0」）。

3、非門

非門又稱非電路、反相器、倒相器、邏輯否定電路，簡稱非門，是邏輯電路的基本單元。非門有一個輸入和一個輸出端。當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。

輸入端和輸出端的電平狀態總是反相的。非門的邏輯功能相當於邏輯代數中的非，電路功能相當於反相，這種運算也稱非運算。

4、異或門

異或門是數字邏輯中實現邏輯異或的邏輯門。有多個輸入端、一個輸出端，多輸入異或門可由兩輸入異或門構成。若兩個輸入的電平相異，則輸出為高電平1；若兩個輸入的電平相同，則輸出為低電平0。即如果兩個輸入不同，則異或門輸出高電平1。

(1)異或與電路擴展閱讀：

與門、或門、非門和異或門都屬於門電路，常用的門電路在邏輯功能上還有與非門、或非門、與或非門。

門電路可以有一個或多個輸入端，但只有一個輸出端。門電路的各輸入端所加的脈沖信號只有滿足一定的條件時，「門」才打開，即才有脈沖信號輸出。從邏輯學上講，輸入端滿足一定的條件是「原因」，有信號輸出是「結果」，門電路的作用是實現某種因果關系──邏輯關系。

㈡ 異或(xor)運算如何用邏輯電路實現

異或邏輯表達式通過電路實現時，可以分解為更基礎的邏輯門操作。具體來說，Y=AB`+A`B，這里A和B是輸入信號，Y是輸出信號。在這個表達式中，A與B的非操作（NOT）和與操作（AND）構成了基礎邏輯門，而加法操作則通過或操作（OR）實現。我們可以通過構建兩組邏輯門來實現這個表達式，一組是A與B非的與操作，另一組是A非與B的與操作，最後將這兩組操作的結果通過或門（OR gate）連接起來。

具體來說，我們首先需要構建兩個非門（NOT gate），分別對輸入A和B進行操作，得到A'和B'。接下來，使用兩個與門（AND gate）分別實現A與B非（A AND B'）和A非與B（A' AND B）的邏輯操作。這兩個與門的輸出結果再通過一個或門（OR gate）進行邏輯或操作，最終得到異或運算的結果Y。

在實際電路設計中，可以通過使用CMOS邏輯門來實現上述邏輯操作。CMOS邏輯門具有高速、低功耗等特點，適合用於構建復雜的邏輯電路。在具體實現時，可以使用集成電路（IC）來簡化設計，通過將多個邏輯門集成在單個晶元上，實現高效的電路設計。

此外，異或邏輯電路的應用非常廣泛，例如在數字電路設計中，它可以用於數據校驗、編碼解碼等場景。在計算機科學領域，異或操作還被用於數據加密、解密等過程。通過合理設計異或邏輯電路，可以實現高效的數據處理和傳輸。

值得注意的是，異或邏輯電路的設計需要考慮信號的延遲和雜訊干擾等因素。在實際應用中，可能還需要結合反饋電路、濾波器等其他電路組件，以確保電路的穩定性和可靠性。

總而言之，異或邏輯表達式的實現涉及到多個基礎邏輯門的操作，通過合理設計和優化，可以構建高效可靠的異或邏輯電路。

㈢ 誰能給我個 異或門電路 的電路圖

異或門電路圖如圖所示：

異或門 （英語：Exclusive-OR gate，簡稱XOR gate，又稱EOR gate、ExOR gate）是數字邏輯版中實現邏輯異或的邏輯門。有多權個輸入端、1個輸出端，多輸入異或門可由2輸入異或門構成。若兩個輸入的電平相異，則輸出為高電平1；若兩個輸入的電平相同，則輸出為低電平0。亦即，如果兩個輸入不同，則異或門輸出高電平。

異或門 能實現模為2的加法，因此，異或門可以實現計算機中的二進制加法。半加器就是由異或門和與門組成的。

㈣ 怎麼用「異或門」和「與非門」設計一位全加器電路

如圖：抄

㈤ 數字邏輯，求把異或轉化為與非，並畫出電路圖

F = ( (A (AB)')' (B (AB)')' )'= A (AB)' + B (AB)'= (A + B) (A' + B')= 0 + AB' + A'B + 0= A⊕B

電路圖如下：

與非是一種邏輯演算法，常在計算機中以「與非門」專的形式存在。表示為：NAND。「屬與非」和合取得否定是等價的。

先作一次「與」運算後，再做一次「非」運算。進行與非運算的電路稱為與非門，其輸出結果為：有0出1，全1出0。

(5)異或與電路擴展閱讀：

如果a、b兩個值不相同，則異或結果為1。如果a、b兩個值相同，異或結果為0。

運演算法則相當於不帶進位的二進制加法：二進制下用1表示真，0表示假，則異或的運演算法則為：0⊕0=0，1⊕0=1，0⊕1=1，1⊕1=0（同為0，異為1），這些法則與加法是相同的，只是不帶進位，所以異或常被認作不進位加法。

異或邏輯的關系是：當AB不同時，輸出P=1；當AB相同時，輸出P=0。「⊕」是異或運算符號，異或邏輯也是與或非邏輯的組合。

㈥ 各大神，請問用最簡單的電路圖畫同或門和異或門的電路圖怎麼畫呢本人非專業，請多多指教

用最簡單的電路圖畫同或門和異或門，最簡單的方法是用2輸入的與非門回74LS00 組成異或門，答如下電路。A，B為兩輸入變數，Y為輸出。

㈦ 用異或門和與非門設計一位全加器電路

具體如下圖：

其中，一位全加器(FA)的邏輯表達式為：

S=A⊕B⊕Cin

Co=(A⊕B)Cin+AB

其中A、B為要相加的數，Cin為進位輸入；S為和，Co是進位輸出。

如果要實現多位加法可以進行級聯，就是串起來使用；比如32位+32位，就需要32個全加器；這種級聯就是串列結構速度慢，如果要並行快速相加可以用超前進位加法。

(7)異或與電路擴展閱讀：

全加器是組合邏輯電路中最常見也最實用的一種，考慮低位進位的加法運算就是全加運算，實現全加運算的電路稱為全加器。而其功能設計可以根據組合邏輯電路的設計方法來完成。

通過邏輯門、74LS138解碼器、74LS153D數據選擇器來實現一位全加器的電路設計，並且實現擴展的兩位全加器電路。並且Multisim是一個專門用於電路設計與模擬的工具軟體。它以界面形象直觀、操作方便、分析功能強大、易學易用等突出優點，迅速被推廣應用。