加減法電路

㈠ 加減法運算電路如圖所示,求輸出電壓u0的表達式,其中R1=40千歐、R2=25千歐、R3=10千歐、

R12 = R1 // R2 = 15.385K
R35 = R3 // R5 = 8.333K
R45 = R4 // R5 = 12K
Uo1 = (Us3 * R45 / (R3 + R45) + Us4 * R35 / (R4 + R35)) * (1 + Rf / R12 ) ；同相端。
Uo2 = - Us1 * Rf / R1 - Us2 * Rf / R2 ；反相端。
Uo = Uo1 + Uo2

帶入已知數計算。

㈡ 設計一個加減法電路如圖所示，求大佬解答，求電路圖

有好幾種方法；抄

這里說的是採用襲反相加法器電路來實現（因為比較好理解）；

Uo=-(Uo1+Uo2)；---第一個反相加法器

Uo1 = Vi1+3Vi3+5Vi5；

取 Uo2 = -（2Vi2+4Vi4）= -2（Vi2+2Vi4）; ---第一個反相加法器；

顯然第一個反相加法器有兩個輸入變數，第二個反相加法器則有四個輸入變數；

公式：

㈢ 可控加減法電路設計實驗總結怎麼寫

該總結的寫法如下：
實驗目的：學生通過本次實驗可以達到以下目標：
1、掌握一位全加器的實現邏輯。
2、掌握多位可控加減法電路的實現邏輯。
3、熟悉Logisim平台的基本功能。
4、能夠在Logisim中實現多位可控加減法電路。
實驗內容：
1、在Logisim模擬器中打開alu.circ文件。
2、利用已經封裝好的全加器，在對應子電路中設計8位串列可控加減法電路。
3、用戶可以直接使用電路中相應的隧道標簽來進行加法和減法操作。
4、在加法和減法過程中，需要進行有符號運算的溢出判斷，給出有符號溢出信號OF以及進位輸出Cout。
心得體會：使用Logisim軟體繪制電路圖非常方便。通過本次實驗，我加深了對一位全加器的實現邏輯和多位可控加減法電路的實現邏輯的理解。

㈣ 3.1 4位可控加減法電路模擬

【投稿】-3.1 4位可控加減法電路模擬
** 【作者】0123-劉春芝 **

模塊（一）加法電路：以0110+1010作為展示

（1）將SUM設為0，使電路成為一個加法電路

（2）輸入加數
輸入加數B4B3B2B1為0101，通過調節上方的雙向邏輯狀態實現，B4B3B2B1數據直接輸入到4位並行全加器的對應的B4B3B2B1的地方，通過連線進行連接，七段數碼管顯示加數為9

（3）輸入另一加數後最終結果顯示
輸入另一加數A4A3A2A1為1010，通過調節上方的雙向邏輯狀態實現，A4A3A2A1的各位上的數和SUM進行異或運算，異或門顯示紅點則異或最終結果為1，顯示藍點則為0。
異或門的結果則從左到右對應4位並行全加器的對應的A4A3A2A1的地方

模塊（二）減法電路：以0010-0001作為展示

（1）將SUM設為1，使電路成為一個減法電路

（2）輸入被減數
輸入被減數B4B3B2B1為0010，通過調節上方的雙向邏輯狀態實現，B4B3B2B1數據直接輸入到4位並行全加器的對應的B4B3B2B1的地方，通過連線進行連接，七段數碼管顯示加數為2

（3）輸入減數後最終結果顯示
輸入減數A4A3A2A1為0001，通過調節上方的雙向邏輯狀態實現，A4A3A2A1的各位上的數和SUM進行異或運算，異或門顯示紅點則異或最終結果為1，顯示藍點則為0。
異或門的結果則從左到右對應4位並行全加器的對應的A4A3A2A1的地方

（1）利用4位並行全加器進行加減電路模擬時，SUM=0電路為加法電路，SUM=1電路為減法電路
（2）做加法時，異或門端輸出數據和原數據相同；做減法時，異或門端輸出數據和原數據相反
（3）在4位並行全加器中，各位一一對應相加，即A1和B1相加，A2和B2相加，A3和B3相加，A4和B4相加
（4）各加數對應各位相加結果遵從二進制相加原則

（1）4008即為4位並行全加器，在進行4位數據相加減時，只需使用1個，不需4個
（2）各元件進行連線時，請勿直接在紅點上直接連接，電路會顯示錯誤，且不易查出原因
（3）通過7SEG-BCD（7段數碼管）進行顯示最終數據結果時，注意高低位順序是從左到右為從高到低
（4）由於4008是並行全加器，不遵從我們所學的串列全加器的進位原則，故不必過於糾結於進位問題，只需注重全加器做加減法電路的過程即可