A. 數字電路基礎：吸收法
A+AB=A即A+AB=A*(1+B)=A*1=A。
A'C+A'B'C(D+E)中A'C相當於上式的A。 B'(D+E）版相當於上式的B。
所以權A'C+A'B'C(D+E)=A'C*（1+B'(D+E））=A'C*1=A'C。
B. 數字電路與數字邏輯有什麼區別
數字邏輯表示的是一種或多種的關系、狀態，而數字電路是用來實現數字邏輯內關容系的載體，數字邏輯是經過多年研究、總結的，其實現方法很有限，而數字電路的構成卻千變萬化…… 詳細信息請參考： http://www.littelfuse.cn/procts/Fuses/Thin-Film+%28Chip%29+Type/438.html
C. 數字電路，化簡邏輯函數
①解
A異或B可以表示成：AB非+A非B ，用這樣的形式去掉原式中的「異或」「同或」。再根據摩根定律和邏輯代數的方法一般就可以化簡成 最簡與或式。
如果遇到原式十分復雜的情況，可以用「卡諾圖」來化簡，其步驟一般是：
（1）將邏輯函數寫成最小項表達式
（2）按最小項表達式填卡諾圖，式中包含了的最小項其相應位置填1，其餘填0
（3）合並最小項，將相鄰的「1」圈成一組，每組含2^n個方格，每個包圍圈對應一個新的乘積項（即一個最簡與或項）。
（4）將所有包圍圈對應的乘積項相加。得到最簡與或表達式。
②解
幾進制的計數器就是看該計數器計數計了多少個數然後返回初值。比如一個計數器從1開始計數，計到11的時候其下一個狀態又變成1了，那麼就是一個11進制的計數器。
③不好意思，這個我不確定哈，我估計是為了匹配邏輯門的輸出電平。可以看成是一個上拉電阻。
④解
首先，邏輯電路的每個狀態對應一個圈，圈內的數字是來表示該狀態。圈之間一般有箭頭，箭頭表示狀態的轉換，即從一個狀態轉換到另一個狀態。箭頭上面的數字表示狀態轉換需要的條件。具體表示的是那個量，還要根據畫出狀態圖的狀態表。表頭上肯定會寫出的。
最後題，解
CP表示Clock Pulse 是工作時鍾，圖示的JK觸發器根據JK觸發器的邏輯表達式，當J=K=1時，輸出的下一個狀態 = 目前狀態 取非。即Qn+1=Qn非。
另：圖中哪有A，B啊？
參考資料：電子技術基礎（數字部分） 高教
希望我的回答對你有幫助哈~ ^_^
D. 數字電子技術邏輯代數常用公式
AA'，只取兩個來值：F = A'；0可表低電平1) A + AB = A(1+B) = A 得知自道邏輯代數、B只要有一個為0，F＝0. 非門的輸出,B； 數字電路，1可表高電平,B都為0時F=0,C等、B都是高電平(1)時，不一一列舉了,則 A'：0和1; A=0；1可表開：AB 是AB 的交集.且 A+A'！至於你不理解那句話是因為那句話表述的不太好;= 1 A=1,余時恆為1，0可表關：邏輯變數A：邏輯代數，A 和 AB的並集就是A 這是最明顯的事實了，F = 1,則A'；A!」 邏輯代數的常用公式很多;;=0 且，等等。你可以重新理解為：F = A+B 只有A：與門(乘積符號)的輸出 F = AB 只有A：A + AB = A(1 + AB) = A 這是吸收率：直觀上 AB被吸收後消失，即;= 0 或門(加法符號)輸出：「A 和 AB 相加的結果是A， 即：AB 項被吸收掉、數字電路的基本知識：A+AB=A
E. CPU內部如何完成整數加減乘除取余 ，或者告訴我應該查哪方面資料
你該看看《數字電路基礎》，比你相像的要簡單。
F. 怎麼用數字電路做數學運算，比如求平方，或對數
至少需要運算器和寄存器，然後給一個時序電路。其實就是一個簡易的計算機
G. 數字電路的試題
十進制數56的十六進制數是__38___,8421BCD碼是_最常用的BCD碼
判斷題
1.BCD碼即8421碼(錯 )
2.CMOS與非門和TTL與非門的邏輯功能不一樣 ( )
3.兩變數的"異或邏輯"和"同或邏輯"互為反函數( )
4.三態門是三值邏輯門( )
5.可以將或非門多餘的輸入端懸空( )
6.卡諾圖化簡邏輯函數結果是唯一的(對 )
7.凡是解碼器和顯示器之間經須加驅動器( )
8.二進制數1001和二進制代碼1001都表示十進制的數9(錯 )
9.加法器是數字電路中最基本的數字部件( )
10.具有記憶功能的各類觸發器是構成時序邏輯電路的基本單元( )
11.具有移位功能的寄存器,叫做移位寄存器( )
12.計數器可以用作分頻器和定時器( )
13.十進制數化為二進制數的方法為除2取余數法( 對 )
14.F=AB+CD為與一或表達式( )
15.A+AB=A稱為吸收法
16.用卡諾圖化簡邏輯函數時,卡諾圈可以任意圈定4個1方格( )
17.只有OC門能夠把輸出端並聯再一起( )
18.傳輸門的輸入和輸出端可以互換使用( )
19.所有的解碼器,對應於每一代碼都只有一條線有輸出( )
20.解碼器可以用來實現組合邏輯函數( )
H. 數字電路的問題請教，已知兩張 timing diagram，就他們的真值表，多謝
D觸發器就是置數和保持功能，在CP有效期間，觸發器的次態等於輸入信號D在該時內刻的狀態0或者1.其餘時刻容觸發器處於保持狀態。
兩張圖里從觸發器的邏輯符號上看，都屬於下降沿觸發的邊沿觸發器。畫時序波形圖只用考慮CP由1跳變到0的時刻上,D的狀態是1還是0。其餘時間段觸發器處於保持狀態，。
按照上面的分析，畫波形圖很好畫，若要求做（Q反）的波形圖，就先畫出Q的，然後再取反就成。
I. vhdl語言中取余符號rem如何用舉例說明。
rem是vhdl標准庫numeric_std裡面定義的函數
mod(取模)/rem(取余)對於兩個正的輸入來說結果一致 否則有區別
A rem B = A - ( A / B ) * B --余數運算符 利用操作數A決定結果的正負號
A mod B = A - B * N --取模運算符 利用操作數B決定結果的正負號
並且都是用於模擬而不可綜合的
5 mod 3 = 2
(-5) mod 3 = 1
5 mod (-3) = -1
(-5) mod (-3) = -2
5 rem 3 = 2
(-5) rem 3 = -2
5 rem (-3) = 2
(-5) rem (-3) = -2