共陰解碼電路

㈠ 共陰極數碼管解碼電路

共陰的解碼器有CD4511,4513,74ls47.。。。。。

㈡ 設計一個能驅動七段共陰極LED數碼管的解碼電路，我的解碼器無法控制數碼管是怎麼回事

你是用74138晶元及與非門晶元嗎？
1）電路通過開關作為138的A、B、C的輸入信號，版開關閉合時輸入高電權平，而開關斷開後應該輸入低電平，因此A、B、C端需要各連接一個電阻到地才是；
2）你用與非門構成的七段解碼電路，都做對了嗎？，如使A=1的開關閉合後，Y1輸出低電平，經過與非門就是輸出高電平，此時應該顯示 1，就是有c、d兩個欄位輸入=高電平，可你都怎麼做的呢；

㈢ 同樣是七段共陰極數碼管的解碼驅動電路，74LS48和CC4511在邏輯功能和控制引腳上有什麼區別

沒區別,

㈣ 寫出共陰極七段數碼顯示管的0～9，A~F對應的解碼

共陰極的7段碼是：(0-9)3fh 06h 5bh 4fh 66h 6dh 7dh 07h 7fh 6fh 9

(a-b)77h 7ch 39h 5eh 79h 71h

㈤ 解碼顯示電路，若使用共陰數碼管，應使用什麼解碼器件如何連接

可以用CD4511和74LS48等IC來驅動共陰數碼管。

CD4511是一個用於驅動共陰極LED（數碼管）顯示器的BCD碼—七段碼解碼器，特點如下：

具有BCD轉換、消隱和鎖存控制、七段解碼及驅動功能的CMOS電路能提供較大的拉電流。可直接驅動LED顯示器。

CD4511是一片CMOSBCD—鎖存/7段解碼/驅動器，引腳排列如圖2所示。其中abcd為BCD碼輸入，a為最低位。LT為燈測試端，加高電平時，顯示器正常顯示，加低電平時，顯示器一直顯示數碼「8」，各筆段都被點亮，以檢查顯示器是否有故障。BI為消隱功能端，低電平時使所有筆段均消隱，正常顯示時，B1端應加高電平。另外CD4511有拒絕偽碼的特點，當輸入數據越過十進制數9(1001)時，顯示字形也自行消隱。LE是鎖存控制端，高電平時鎖存，低電平時傳輸數據。a～g是7段輸出，可驅動共陰LED數碼管。另外，CD4511顯示數「6」時，a段消隱；顯示數「9」時，d段消隱，所以顯示6、9這兩個數時，字形不太美觀圖3是CD4511和CD4518配合而成一位計數顯示電路，若要多位計數，只需將計數器級聯，每級輸出接一隻CD4511和LED數碼管即可。所謂共陰LED數碼管是指7段LED的陰極是連在一起的，在應用中應接地。限流電阻要根據電源電壓來選取，電源電壓5V時可使用300Ω的限流電阻。

各引腳功能介紹如下：

BI：4腳是消隱輸入控制端，當BI=0時，不管其它輸入端狀態如何，七段數碼管均處於熄滅（消隱）狀態，不顯示數字。

LT：3腳是測試輸入端，當BI=1，LT=0時，解碼輸出全為1，不管輸入DCBA狀態如何，七段均發亮，顯示「8」。它主要用來檢測數碼管是否損壞。

LE：5腳鎖定控制端，當LE=0時，允許解碼輸出。LE=1時解碼器是鎖定保持狀態，解碼器輸出被保持在LE=0時的數值。

A1（1腳）、A2（2）、A3（6）、A4（7）、為8421BCD碼輸入端。

a（13）、b（12）、c（11）、d（10）、e（9）、f（15）、g（14）：為解碼輸出端，輸出為高電平1有效。

16腳是電源，8腳是GND。

CD4511的內部有上拉電阻，在輸入端與數碼管筆段端接上限流電阻就可工作。

㈥ 用VHDL語言設計一個共陰極七段數碼管的解碼電路，急求大神解答，高分求助！！！不要粘貼復制的

74LS49是一個7段解碼器，其VHDL描述如下：
LIBRARYIEEE;
USE IEEE.Std_logic_1164.ALL;
ENTITYls49 IS
PORT(bl: IN Std_logic;
bi: IN Std_logic_vector(3 DOWNTO 0);
a,b,c,d,e,f,g: OUT Std_logic);
ENDls49;
ARCHITECTURE behavl_49 OF ls49 IS
SIGNAL s: Std_logic_vector(6 DOWNTO 0);
BEGIN
PROCESS (bi,bl)
BEGIN
IF (bl/='1') AND (bl/='H') THEN
s<=(OTHERS => '0');
ELSE
CASE bi IS
WHEN "0000"=>s<="0111111";
WHEN "0001"=>s<="0000110";
WHEN "0010"=>s<="1011011";
WHEN "0011"=>s<="1001111";
WHEN "0100"=>s<="1100110";
WHEN "0101"=>s<="1101101";
WHEN "0110"=>s<="1111101";
WHEN "0111"=>s<="0100111";
WHEN "1000"=>s<="1111111";
WHEN "1001"=>s<="1101111";
WHEN "1010"=>s<="1110111";
WHEN "1011"=>s<="1111100";
WHEN "1100"=>s<="0111001";
WHEN "1101"=>s<="1011110";
WHEN "1110"=>s<="1111001";
WHEN "1111"=>s<="1110001";
WHEN OTHERS=>s<="0000000";
END CASE;
END IF;
END PROCESS;
a <= s(0);
b <= s(1);
c <= s(2);
d <= s(3);
e <= s(4);
f <= s(5);
g <= s(6);
END behavl49;

㈦ 用VHDL語言設計一個七段顯示解碼器電路，要求輸出信號為高電平有效, 能驅動共陰極數碼管。

下面是74LS49的VHDL描述，74LS49就是一個驅動共陰極數碼管的解碼器：
LIBRARY IEEE；
USE IEEE.Std_logic_1164.ALL；
ENTITY ls49 IS
PORT(bl_n：IN Std_logic；
bi：IN Std_logic_vector(3 DOWNTO 0)；
a，b，c，d，e，f，g：OUT Std_logic)；
END ls49；
ARCHITECTURE behave_49 OF ls49 IS
SIGNAL s:Std_logic_vector(6 DOWNTO 0)；
BEGIN
PROCESS（bi，bl_n）
BEGIN
IF bl_n = ′0′ THEN
s <= (OTHERS => ′0′)；
ELSE
CASE bi IS
WHEN ″0000″ => s <= B″011_1111″；
WHEN ″0001″ => s <= B″000_0110″；
WHEN ″0010″ => s <= B″101_1011″；
WHEN ″0011″ => s <= B″100_1111″；
WHEN ″0100″ => s <= B″110_0110″；
WHEN ″0101″ => s <= B″110_1101″；
WHEN ″0110″ => s <= B″111_1101″；
WHEN ″0111″ => s <= B″010_0111″；
WHEN ″1000″ => s <= B″111_1111″；
WHEN ″1001″ => s <= B″110_1111″；
WHEN ″1010″ => s <= B″101_1000″；
WHEN ″1011″ => s <= B″100_1100″；
WHEN ″1100″ => s <= B″110_0010″；
WHEN ″1101″ => s <= B″111_1001″；
WHEN ″1110″ => s <= B″111_1000″；
WHEN ″1111″ => s <= B″000_0000″； -- 熄滅
WHENOTHERS=> s <= (OTHERS => ′0′)； -- 熄滅
END CASE；
END IF；
END PROCESS；
a <= s(0)；
b <= s(1)；
c <= s(2)；
d <= s(3)；
e <= s(4)；
f <= s(5)；
g <= s(6)；
END behave_49；

㈧ 同樣是七段共陰極數碼管的解碼驅動電路，74LS48和CD4511在邏輯功能和控制引腳上有什麼區別

基本沒什麼區別。

㈨ . 利用最少的晶元組裝數字鍾BCD解碼器電路(驅動共陰極數碼管顯示0-9)

利用最少的晶元組裝數字中必須立馬器電路。我認為你想要做這些的話，就是需要用多功能的數字鍾電路設計與製作。首先數字電子鍾一般有振盪器，解碼器，顯示器等幾部分電路組成。

㈩ 解碼顯示電路如果使用共陰極數碼管，應該使用什麼解碼器件。

138

電路:
http://www.hcic.gov.cn/jpkc/wjkzjs/files/%A1%B6%CE%A2%D0%CD%BC%C6%CB%E3%BB%FA%BF%D8%D6%C6%BC%BC%CA%F5%A1%B7%BD%CC%B0%B89.doc
這里有