『壹』 DDS晶元AD9830主要有哪些應用電路
AD9830的原理及在中波激勵器中的應用#
陳治鵬董天臨
(華中科技大學電信系430074)
摘要
VCSMHir2IMMK
從DDS原理分析著手，著重介紹了AD9830R的特點、用途以及與其它頻率合成器的比較。最後給出了AD9830在中波激勵中的應用實例及使用中的注意事項。實驗誣明，AD9830在中波領域可得到廣泛應用。
X*►*><■«JMMT|KM«私
關鍵詞中波激勵器控制直接數字頻率合成(DDS)
1概述
中波激勵器是發射端的重要組成部分，它主要為發射機提供射頻信號源，完成信息的處理。其具體實現方法是先形成發射部分所需的各種調制信號，再將信號頻率從音頻搬移到所需的發射頻率，並初步提髙功率以驅動開關功率放大器。激勵器關鍵部分包括頻率合成、微機控制以及信號通道等部分。AD9830是ADI公司生產的直接數字頻率合成器件。它具有換頻速度快、頻率解析度高(頻率步進間隔小）、相位雜訊低、體積小、重量輕等特點，雖然它的輸出頻率范圍不是很寬，對於中波300KHZ〜3MHz頻段，用AD9830作為激勵或接收部分的頻率合成單元是非常合適的。
2直接數字頻率合成原理分析
直接數字頻合器包括系統時鍾源、相位增量計算器、相位累加器、波形查找器、數模轉換器（DAC)和低通濾波器等部分組成，其內部過程如圖1所示。
圖1DDS內部過程示意圖在實際應用中，它的計算公式為f。=K*fc/2N=A少*fc/2N，其中:fo——為輸出頻率N——為相位累加器位數K——為不變數或相位增量值(AO)fc為系統時鍾
從上式可看出，DDS實際是經過兩次變
陳治鵬等：AD9830的原理及在中波激勵器中的應用
換：位序列。這個過程一般由一個以f£作時鍾的
(1)從不變數K以時鍾ft產生量化的相N位相位累加器來實現，如圖2所示。
相位量化序列
N
c
圖2相位累加過程圖
(2)從離散量化的相位序列產生對應的正弦信號的離散幅度序列。這個過程可由EPROM波形存儲表的尋找來實現，如圖3所示。
r-rr；一~正弦幅度量化序列相位ft化序列地址數據S(n>^
1EPROM^
圖3相位轉變為椹度過程圖其中，不變數K就是相位增童，又稱頻率控制字，在CPU控制下，把量化的數字波形經D/A變換，最後通過低通濾波或帶通濾波器平滑就可得到頻率為f。=K^fc/2N=△<D^fc/2N的正弦信號。當K=1時，DDS輸出最低頻率，為fc/2N，也就是頻率解析度。所以，只要N足夠大，fe盡量小,DDS就可以得到很少的頻率間隔，AD9830的N為32。由此可見，要得到不同輸出頻率，只要在CPU的控制下改變K即可。
3各種頻合器的比較分析
目前，按頻合器的形式可分為：直接式、集成鎖相環式和直接數字式(DDS)三種。直接式是將一個高穩定度和高准確度的標准頻率經過加、減、乘、除四則運算，產生同樣穩定度和精確度的多個頻率。它的優點是換頻速度快，解析度可做到很高，可做到微秒級的換頻速度，而且相位雜訊特性好，但組合干擾信號多，不容易抑制。另外，它還有一個致命弱點是:成本髙、電路結構復雜、體積大。鎖相式頻合器具有體積小、電路簡潔、雜波抑制高的特點，還具有窄帶跟蹤濾波能力，因而頻譜可做得很好，但由於環路附加雜訊的影響，在環路帶寬內相位雜訊特性很差，在環路帶寬外則取決於VCO的相噪特性。如果要改善相位雜訊，就必須壓窄環路帶寬，因而它的換頻速度不可能做得很快。近幾年，隨著超大規模集成電路、髙速數字信號處理和高精度高速數模轉換器(DAC)技術的發展，直接數字頻率合成技術已愈加成熟，已廣泛得到應用。DDS是通過在更高頻率上累加相位來產生所需的正弦或餘弦信號。它與系統時鍾（標頻）具有同樣的頻率穩定度和精確度。因而，它具有換頻速度快，頻率解析度高，體積小和重量輕等優點。其不足之處在於：
(1)輸出頻率范圍窄。
(2)工作頻段低時，虛假分量大，且頻率越髙，雜散分量越大。但對於中波來說,頻段在300KH〜3MHz，頻帶為2.7MHz，不寬，頻率也不髙。所以，採用DDS技術完全可行。至於如何提髙它的頻譜純度，可從如下幾個方面做文章：
①改善時鍾源的相位雜訊（由標頻決
定）；
②提髙相位值的位數（由選用的DDS器件決定）；
③提髙DAC的線性度和減少其雜散分
量；
④低通濾波器（LPF)的設計、電路板的布排上應避免耦合和分布參數。
4DDS部分具體設計圖
AD9830最高時鍾為50MHZ，根據奈奎斯特定律，理論上，AD9830的最高輸出頻率
為50X50%=25(MHz)。但實際上的最高輸出頻率為50X40%=20(MHz)，正好適用於中波頻段。用AD9830作為頻合器的典型電路原理圖見圖4。
圖4頻合器的典型電路原理圖
每位
FREO<».1>^
PHASERI.<KL2.3>-(»
數棋SFREG<0>»fou織*2,2
FREO<J>-foi«»|/re*252PHASERKO<V0>-l)l:LTAHASE<0,1«2,3>
選擇數據淞設實丨.SELECTSETPSKUU^EU
6MCLKCYCLES的等待
DAC輸出
圖5AD9830內部程序流程圖
濾波器採用7階切比雪夫楠圓型低通濾波器，晶振採用標準的5M高精確度、髙穩定度、低相噪的溫補晶振，達10—數量級。電路說明：5M的標頻經過4倍頻得到20M標准信號，作為DDS系統的時鍾源，AD9830在中央CPU的控制下產生一個個的離散相位荇鞏、鬼敗熱資為別雜故"h焦故紙鴆後荇鞏。這些離散幅度序列經晶元內部DAC變換出模擬信號，最後經過一個5M的低通濾波器平滑處理，得到頻段為300KHz〜3MHz、間隔為100Hz的頻點信號。
AD9830將DAC集成在晶元內部，這樣省去了外接數模轉換器。可降低相位雜訊，提高頻譜純度。AD9830相位累加器為32位，正弦波形查找相位截取為16位，數字化波形截取為12位,DAC數據為10位。所以，可計算出頻率解析度Af=20MHz/232免0.0046566，相位雜訊下降為20X/g5/2=7.96dB，再經DDS處理，產生300K〜3MHz(稱為fg)的信號，相位雜訊改善為20X/g(fs/fg)=36.48dB〜16.48dB(£s為20M),綜合兩者，可算出輸出信號的相位雜訊比標頻改善了8.52〜28.52dB。該DDS內部程序流程如圖5所示。-激勵器的主要技術性能如下：
頻率范圍：300KH2〜3MHz頻率間隔：100Hz頻率准確度：5X10~8/
頻率穩定度：1X10_8/日
輸出幅度：在50D負載上輸出有效值
工作種類：一路下邊帶漢字或數據報邊帶響應：500〜900Hz內波動<0.5dB300〜3000Hz內波動<1.5dB載波抑制：>55dB三階互調失真：<—45dB無用邊帶抑制：>60dB諧波分量：二次諧波波動<_50dB
三次以上諧波波動<—55dB雜散抑制：>60dB
根據以上性能和功能要求，我們設計的激勵器可細劃為如下幾個部分:標頻源、直接式數字頻率合成器、控制系統、信號通道、信源處理以及供電系統等。具體系統原理如圖6所示：
圖6中，鍵盤的操作、頻點的選擇以及工作頻率方式的顯示等都由CPU統一管理，鍵盤採用輕觸薄膜開關鍵盤，用柔性線路板將引線引到鍵盤和顯示控制器上，顯示採用數碼或液晶顯示。由於80C52片內有4K的內部存儲器，故全部的控制及顯示程序可集中放到CPU的內部，也可外接EPROM。如程序放在CPU的內部，操作更簡潔、運行更安全、速度更快。缺點是硬體維修和軟體更改不方便。在軟體設計中，我們盡量避免死機和錯誤跳轉，在DDS演算法設計上，力求提高換頻時間和計算精度。其主程序和中斷子程序控制流程如圖7所示。
圖7(a)主程序流程圖
(b)中斷子程序流程圖
6結論
綜上所述，AD9830作為中波激勵或接收的頻合單元非常合適，即使在其它頻段（如短波、甚低頻、長波等），它也可以得到廣泛應用。