高頻電路節點

A. cpu維持在高頻而負載較低甚至為0，這時耗電怎麼樣

示波抄器輸入電纜50-100pF電容選X10檔前面串聯襲壓高阻網路電容直接連測點路用X1檔直通電容直接接測電路滿足定條件(比說容性引起相位改變)能形高頻振盪甚至些運放輸端掛較電容負載引起自激振盪像THS3001高速電流型運放要反相端電路節點幾pF布線電容必定自激疑

B. 高頻天線部份元件走線是走寬好還是走細一點好

pcb布線規則,布板需要注意的點很多，但是基本上注意到了下面的這此規則，LAYOUTPCB應該會比較好，不管是高速還是低頻電路，都基本如此。1.一般規則1.1PCB板上預劃分數字、模擬、DAA信號布線區域。1.2數字、模擬元器件及相應走線盡量分開並放置於各自的布線區域內。1.3高速數字信號走線盡量短。1.4敏感模擬信號走線盡量短。1.5合理分配電源和地。1.6DGND、AGND、實地分開。1.7電源及臨界信號走線使用寬線。1.8數字電路放置於並行匯流排/串列DTE介面附近，DAA電路放置於電話線介面附近。2.元器件放置2.1在系統電路原理圖中：a)劃分數字、模擬、DAA電路及其相關電路；b)在各個電路中劃分數字、模擬、混合數字/模擬元器件；c)注意各IC晶元電源和信號引腳的定位。2.2初步劃分數字、模擬、DAA電路在PCB板上的布線區域(一般比例2/1/1)，數字、模擬元器件及其相應走線盡量遠離並限定在各自的布線區域內。Note:當DAA電路占較大比重時，會有較多控制/狀態信號走線穿越其布線區域，可根據當地規則限定做調整，如元器件間距、高壓抑制、電流限制等。2.3初步劃分完畢後，從Connector和Jack開始放置元器件：a)Connector和Jack周圍留出插件的位置；b)元器件周圍留出電源和地走線的空間；c)Socket周圍留出相應插件的位置。2.4首先放置混合型元器件(如Modem器件、A/D、D/A轉換晶元等)：a)確定元器件放置方向，盡量使數字信號及模擬信號引腳朝向各自布線區域；b)將元器件放置在數字和模擬信號布線區域的交界處。2.5放置所有的模擬器件：a)放置模擬電路元器件，包括DAA電路；b)模擬器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信號走線的一面；c)TXA1、TXA2、RIN、VC、VREF信號走線周圍避免放置高雜訊元器件；d)對於串列DTE模塊，DTEEIA/TIA-232-E系列介面信號的接收/驅動器盡量靠近Connector並遠離高頻時鍾信號走線，以減少/避免每條線上增加的雜訊抑制器件，如阻流圈和電容等。2.6放置數字元器件及去耦電容：a)數字元器件集中放置以減少走線長度；b)在IC的電源/地間放置0.1uF的去耦電容，連接走線盡量短以減小EMI；c)對並行匯流排模塊，元器件緊靠Connector邊緣放置，以符合應用匯流排介面標准，如ISA匯流排走線長度限定在2.5in；d)對串列DTE模塊，介面電路靠近Connector；e)晶振電路盡量靠近其驅動器件。2.7各區域的地線，通常用0Ohm電阻或bead在一點或多點相連。3.信號走線3.1Modem信號走線中，易產生雜訊的信號線和易受干擾的信號線盡量遠離，如無法避免時要用中性信號線隔離。Modem易產生雜訊的信號引腳、中性信號引腳、易受干擾的信號引腳如下表所示：3.2數字信號走線盡量放置在數字信號布線區域內；模擬信號走線盡量放置在模擬信號布線區域內；(可預先放置隔離走線加以限定，以防走線布出布線區域)數字信號走線和模擬信號走線垂直以減小交叉耦合。3.3使用隔離走線(通常為地)將模擬信號走線限定在模擬信號布線區域。a)模擬區隔離地走線環繞模擬信號布線區域布在PCB板兩面，線寬50-100mil；b)數字區隔離地走線環繞數字信號布線區域布在PCB板兩面，線寬50-100mil，其中一面PCB板邊應布200mil寬度。3.4並行匯流排介面信號走線線寬>10mil(一般為12-15mil)，如/HCS、/HRD、/HWT、/RESET。3.5模擬信號走線線寬>10mil(一般為12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。3.6所有其它信號走線盡量寬，線寬>5mil(一般為10mil)，元器件間走線盡量短(放置器件時應預先考慮)。3.7旁路電容到相應IC的走線線寬>25mil，並盡量避免使用過孔。3.8通過不同區域的信號線(如典型的低速控制/狀態信號)應在一點(首選)或兩點通過隔離地線。如果走線只位於一面，隔離地線可走到PCB的另一面以跳過信號走線而保持連續。3.9高頻信號走線避免使用90度角彎轉，應使用平滑圓弧或45度角。3.10高頻信號走線應減少使用過孔連接。3.11所有信號走線遠離晶振電路。3.12對高頻信號走線應採用單一連續走線，避免出現從一點延伸出幾段走線的情況。3.13DAA電路中，穿孔周圍(所有層面)留出至少60mil的空間。3.14清除地線環路，以防意外電流回饋影響電源。4.電源4.1確定電源連接關系。4.2數字信號布線區域中，用10uF電解電容或鉭電容與0.1uF瓷片電容並聯後接在電源/地之間.在PCB板電源入口端和最遠端各放置一處，以防電源尖峰脈沖引發的雜訊干擾。4.3對雙面板，在用電電路相同層面中，用兩邊線寬為200mil的電源走線環繞該電路。(另一面須用數字地做相同處理)4.4一般地，先布電源走線，再布信號走線。5.地5.1雙面板中，數字和模擬元器件(除DAA)周圍及下方未使用之區域用數字地或模擬地區域填充，各層面同類地區域連接在一起，不同層面同類地區域通過多個過孔相連:ModemDGND引腳接至數字地區域，AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開。5.2四層板中，使用數字和模擬地區域覆蓋數字和模擬元器件(除DAA)；ModemDGND引腳接至數字地區域，AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開。5.3如設計中須EMI過濾器，應在介面插座端預留一定空間，絕大多數EMI器件(Bead/電容)均可放置在該區域;未使用之區域用地區域填充，如有屏蔽外殼也須與之相連。5.4每個功能模塊電源應分開。功能模塊可分為：並行匯流排介面、顯示、數字電路(SRAM、EPROM、Modem)和DAA等，每個功能模塊的電源/地只能在電源/地的源點相連。5.5對串列DTE模塊，使用去耦電容減少電源耦合，對電話線也可做相同處理。5.6地線通過一點相連，如可能，使用Bead；如抑制EMI需要，允許地線在其它地方相連。5.7所有地線走線盡量寬，25-50mil。5.8所有IC電源/地間的電容走線盡量短，並不要使用過孔。6.晶振電路6.1所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短，以減少雜訊干擾及分布電容對Crystal的影響。XTLO走線盡量短，且彎轉角度不小於45度。(因XTLO連接至上升時間快，大電流之驅動器)6.2雙面板中沒有地線層，晶振電容地線應使用盡量寬的短線連接至器件上離晶振最近的DGND引腳，且盡量減少過孔。6.3如可能，晶振外殼接地。6.4在XTLO引腳與晶振/電容節點處接一個100Ohm電阻。6.5晶振電容的地直接連接至Modem的GND引腳，不要使用地線區域或地線走線來連接電容和Modem的GND引腳。7.使用EIA/TIA-232介面的獨立Modem設計7.1使用金屬外殼。如果須用塑料外殼，應在內部貼金屬箔片或噴導電物質以減小EMI。7.2各電源線上放置相同模式的Choke。7.3元器件放置在一起並緊靠EIA/TIA-232介面的Connector。7.4所有EIA/TIA-232器件從電源源點單獨連接電源/地。電源/地的源點應為板上電源輸入端或調壓晶元的輸出端。7.5EIA/TIA-232電纜信號地接至數字地。針對模擬信號，再作一些詳細說明：模擬電路的設計是工程師們最頭疼、但也是最致命的設計部分，盡管目前數字電路、大規模集成電路的發展非常迅猛，但是模擬電路的設計仍是不可避免的，有時也是數字電路無法取代的，例如RF射頻電路的設計！這里將模擬電路設計中應該注意的問題總結如下，有些純屬經驗之談，還望大家多多補充、多多批評指正！（1）為了獲得具有良好穩定性的反饋電路，通常要求在反饋環外面使用一個小電阻或扼流圈給容性負載提供一個緩沖。（2）積分反饋電路通常需要一個小電阻（約560歐）與每個大於10pF的積分電容串聯。（3）在反饋環外不要使用主動電路進行濾波或控制EMC的RF帶寬，而只能使用被動元件（最好為RC電路）。僅僅在運放的開環增益比閉環增益大的頻率下，積分反饋方法才有效。在更高的頻率下，積分電路不能控制頻率響應。（4）為了獲得一個穩定的線性電路，所有連接必須使用被動濾波器或其他抑制方法（如光電隔離）進行保護。（5）使用EMC濾波器，並且與IC相關的濾波器都應該和本地的0V參考平面連接。（6）在外部電纜的連接處應該放置輸入輸出濾波器，任何在沒有屏蔽系統內部的導線連接處都需要濾波，因為存在天線效應。另外，在具有數字信號處理或開關模式的變換器的屏蔽系統內部的導線連接處也需要濾波。（7）在模擬IC的電源和地參考引腳需要高質量的RF去耦，這一點與數字IC一樣。但是模擬IC通常需要低頻的電源去耦，因為模擬元件的電源雜訊抑制比（PSRR）在高於1KHz後增加很少。在每個運放、比較器和數據轉換器的模擬電源走線上都應該使用RC或LC濾波。電源濾波器的拐角頻率應該對器件的PSRR拐角頻率和斜率進行補償，從而在整個工作頻率范圍內獲得所期望的PSRR。（8）對於高速模擬信號，根據其連接長度和通信的最高頻率，傳輸線技術是必需的。即使是低頻信號，使用傳輸線技術也可以改善其抗干擾性，但是沒有正確匹配的傳輸線將會產生天線效應。（9）避免使用高阻抗的輸入或輸出，它們對於電場是非常敏感的。（10）由於大部分的輻射是由共模電壓和電流產生的，並且因為大部分環境的電磁干擾都是共模問題產生的，因此在模擬電路中使用平衡的發送和接收（差分模式）技術將具有很好的EMC效果，而且可以減少串擾。平衡電路（差分電路）驅動不會使用0V參考系統作為返回電流迴路，因此可以避免大的電流環路，從而減少RF輻射。（11）比較器必須具有滯後（正反饋），以防止因為雜訊和干擾而產生的錯誤的輸出變換，也可以防止在斷路點產生振盪。不要使用比需要速度更快的比較器（將dV/dt保持在滿足要求的范圍內，盡可能低）。（12）有些模擬IC本身對射頻場特別敏感，因此常常需要使用一個安裝在PCB上，並且與PCB的地平面相連接的小金屬屏蔽盒，對這樣的模擬元件進行屏蔽。注意，要保證其散熱條件。

C. 電路板VGDC四個點什麼意思

電路板裡面的四個甜的意思就是說他在電路裡面是遵循的一定的輸入原則，可以進行輸入和輸出。

D. 電路分析中節點分析法是怎麼回事啊求大神指點一下！電路分析好惱火的趕腳啊！

在識別不規范電路過程中，不論導線有多長，只要其間沒有電源、用電器等，導線的兩個端點均可看成同一個點，從而找出各用電器兩端的公共點。

E. 在電路圖中,凡是用一根導線連接的兩點可視為同一點

電路中有很多的點!凡是由一條導線(良導體,非元件!)連接的兩個點可視為同一回點!
因為這兩個點被良導替答所短路!是同一個電位!

這個定義只適用於直流電路,低頻交流電路!不適用於高頻和特高頻電路!因為在這種電路里任何一段導線都被視為等效元件!

F. 只有高頻才要注意阻抗匹配嗎普通放大電路級間是否需要阻抗匹配

阻抗匹配有幾種，對電壓驅動型的電路要做好源終結（或者叫源端匹配），回SDRAM的並行線前端串聯答的33歐姆小電阻就是這個應用。因為電壓驅動型的負載通常是CMOS電路，高阻抗，所以在終端總是全反射的，只要在源端和傳輸線的介面處做好匹配就行了。對電流型驅動電路主要是終端匹配。一般差分的100歐姆、單端的50歐姆，這是實際的負載和傳輸線在終端的匹配節點。電流型驅動電路輸出端源電阻無窮大（理想），只要在終端做好匹配即可。

G. 在集總電路中，任何時刻，對任一結點，所有流出結點

在集總電路中，任何時刻，對任意結點,所有流入流出結點的支路電流的代數和恆等於零。
依據：電流連續性原理。
也就是說，在電路中任一點上，任何時刻都不會產生電荷的堆積或減少現象。
適用范圍：
基爾霍夫定律不僅適用於電路中結點，也可以推廣到電路中任一閉合面。無論是歐姆定律，還是基爾霍夫定律等，也就是所謂的電「路」定律和解決方法，都是把場近似為「路」的情況下的定律，適應的范圍僅僅是似穩電路，也就是所說的集中參數電路。如果在高頻時，不滿足似穩條件，這些定律和方法都不能使用！
1）定義：基爾霍夫電流定律（簡稱KCL）：在集總電路中，在任一時刻，流出任一結點的電流代數和恆等於零。
即對任一結點有：∑i =0
注意：「流出」結點電流是相對於電流參考方向而言。「代數和」指電流參考方向，如果是流出結點，則該電流前面取「+」；相反，電流前面取「-」。2）推廣：在集總電路中，在任一時刻，流出任一閉合面的電流代數和恆等於零。「代數和」指電流參考方向如果是流出閉合面，則該電流前面取「+」；相反，電流前面取「─」。
3）本質：是電流連續性的表現，即流入結點的電流等於流出結點的電流。
實際應用：實際問題中的交通問題，有些也是以基爾霍夫電流定律為背景設立的

H. 315M發射電路原理。這個電路是一個經典的315MHz無線發射模塊電路。

靜態時，12V通過L1、R1、Q1的B-E向Q2的C極提供電壓，當DATA來數據時，使Q2導通，這時Q1的E極舊處在0電位，原回靜態時Q1是截答止的。

當Q1的E極處0電位，Q1管導通，使得C極信號為B極的晶振頻率。

當DATA的信號不是一直處在高電平時，Q2就處在通斷狀態，就是說DATA使Q2按DATA的狀態時通時短，這就是Q1的通斷狀態取決於DATA數據，所以Q1的C極信號其實是DATA通過Q2的B-C加在Q1的E極上，即DATA直接調制在晶振315頻率上的信號通過天線發射出去。

I. 什麼串聯什麼並聯電路

其實理解串聯電路很簡單，串聯電路就像冰糖葫蘆一樣，有一根導線連接與用電器和電源首尾相連，那麼這一種電路我們稱它為是串聯電路，並聯電路很簡單，他有一根幹路，但是他有無數根支路，這種電路稱之為並聯電路。