時序電路圖

『壹』 分析下圖的時序電路，列出狀態表，畫出狀態圖

下圖的時復序電路，是由J-K觸發器組成制的同步四進制加/減計數器，當控制端X=0，為加法計數器，當X=1，為減法計數器。
模擬圖如下，輸出端Y為進位/借位信號，加法計數時，計數輸出11時，進位輸出1。減法計數時，計數狀態為11時，借位輸出Y=1。

『貳』 分析時序電路的邏輯功能，寫出電路驅動，狀態方程，畫出狀態轉換圖.

時序電路的邏輯功能是：任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。

(2)時序電路圖擴展閱讀：

時序電路的行為是由輸入、輸出和電路當前狀態決定的。輸出和下一狀態是輸入和當前狀態的函數。通過對時序電路進行分析，可以得到關於輸入、輸出和狀態三者的時序的一個合理描述。數字電路根據邏輯功能的不同特點，可以分成兩大類，

1，一類叫組合邏輯電路（簡稱組合電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。

2，另一類叫做時序邏輯電路（簡稱時序電路）。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。

資料來源：網路-時序電路

『叄』 如何看懂時序圖數字電路

這個是20多年前來的美國摩托自羅拉的工業控制機的68000CPU的時序圖.左邊藍色的是CPU,
右邊藍色的是存儲器.
圖中最上面的一行是時鍾脈沖，第二行是地址指令，第三行是加減指令，數據允許指令。這個圖是討論上升時間的。第一張圖上在S6脈沖上升延到達之前，第二行地址條件已經滿足，第三行減法指令已滿足，第四行允許指令已滿足。
當時鍾脈沖S6上升後經過半時鍾周期，開始下降，存儲器相應的地址信號輸出。要詳細解釋的話需要較大的篇幅。要了解更多請查看看有關計算機原理的書籍。

『肆』 用什麼軟體做「時序圖」和「電路圖」

打開Edraw max ，在預定義模板和例子中選擇「軟體」，然後雙擊「UML模型圖」即可創建「時序圖」。

在Edraw max中還可以繪制流程圖，思維導圖，組織結構圖，商務圖表等，內置豐富的模板，操作簡單。

『伍』 時序電路如圖,起始狀態Q0Q1Q2=001,畫出時序圖

如圖