⑴ 這是一段速度處理電路，問一下電路是如何進行速度處理的
是車速感測器的前置處理電路，只是「整形」：
車速霍爾感測器的輸出信號是介於專0－5的脈沖波，此電路是取下屬降沿有效；高電平時D109截止，Q190飽和導通－－Q189則截止，R111輸出相應高電平；同樣（相反）低電平時D109導通，Q190截止－－Q189則飽和導通，R111輸出相應低電平－－如此完成整形。如此一分析，此電路是不是很沒勁？只保留C369和D109，單片機內部設置上拉也是可以的。。。
⑵ FPGA設計的電路速度指什麼 比如設計電路速度為200MHz，是指每秒鍾可以吞吐200M個數據嗎
FPGA內部有抄N個PLL電路(一般1到4)，PLL可以倍頻或襲分頻。50M輸入經過內部PLL電路4倍頻，就可以得到200M的時鍾。200M並不是數據吞吐量，是時鍾周期。
在FPGA內部，當時鍾信號到來時，電平敏感事件可以處理高電平和低電平的事件，邊沿觸發只可以處理上升沿或者下降沿的事件。如果你把時鍾當成開關信號，實際上電平事件一個時鍾周期的高電平和低電平都可以處理事件。邊沿事件一個時鍾周期只可以處理一組數據，當然上述的前提是FPGA內部只設計了一組電路，如果設計了多組電路，那數據吞吐相應提高。至於你的電路速度其實還和你的設計有關系的。
FPGA是並行處理電路，沒有數據量的概念，請不要和CPU，單片機的概念混淆起來，應該把FPGA想像成一塊PCB上安裝了很多互聯的TTL晶元，因此數據吞吐是由你的設計電路來決定的。