數字電路時鍾電路

① 用74LS160的數字鍾電路圖

用74LS160的數字鍾電路圖如下：

用電路元件符號表示電路連接的圖，叫電路圖。電路圖是人們為回研究、工答程規劃的需要，用物理電學標准化的符號繪制的一種表示各元器件組成及器件關系的原理布局圖。由電路圖可以得知組件間的工作原理，為分析性能、安裝電子、電器產品提供規劃方案。

在設計電路中，工程師可從容在紙上或電腦上進行，確認完善後再進行實際安裝。通過調試改進、修復錯誤、直至成功。採用電路模擬軟體進行電路輔助設計、虛擬的電路實驗，可提高工程師工作效率、節約學習時間，使實物圖更直觀。

② 怎樣用數字電路設計一個數字時鍾

數字鍾電路是一個典型的數字電路系統,其由時,分,秒計數器以及校時和顯示電路組成.下面介紹利用集成十進制遞增計數器(74160)和帶解碼器的七段顯示數碼管組成的數字鍾電路.計數器74160和七段顯示數碼管的功能及使用方法在8.4節已有敘述.

1. 利用兩片74160組成60進制遞增計數器

利用兩片74160組成的同步60進制遞增計數器如圖9.4-1所示，其中個位計數器（C1）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門輸出控制清零端（CLR』），接成六進制計數形式。個位與十位計數器之間採用同步級連方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器容許端（ENT），完成個位對十位計數器的進位控制。將個位計數器的RCO端和十位計數器的QC、QA端經與們由CO端輸出，作進位輸出控制信號。當計數器狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。選擇信號源庫中的1HZ方波信號作為計數器的測試時鍾源。

因為秒與分計數均由60進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，我們將圖9.4-1虛線框內建立部分用子電路表示。具體操作過程如下：

在EWB主界面內建立圖9.4-1所示60進制計數器，閉合模擬電源，經過功能測試，確保計數器工作正常。選中虛線框內所示部分電路（Circuit）菜單中的創建子電路（Creat Subcircuit……）項，主界面內出現子電路設置對話框，在對話框內添入電路名稱（60C）後，選擇在電路中置換（Replace in Circuit）項，得用子電路表示的60進制遞增計數器如圖9.4-3所示。

2、用兩片74160組成24/12進制遞增計數器

圖9.4-4所示電路是由兩片74160組成的能實現12和24進制轉換的同步遞增計數器。圖中個位與十位計數器均接成十進制計數形式，採用同步級連方式。選擇十位計數器的輸出端QB和個位計數器的輸出端QC通過與非門NAND2控制兩片計數器的清零端（CLR』），利用狀態24反饋清零，可實現24進制遞增計數。若選擇十位計數器的輸出端QA與個位計數器的輸出端QB經過與非門NAND1輸出，控制兩片計數器的清零端（CLR』），利用狀態12反饋清零，可實現12進制遞增計數。敲擊Q鍵，使開關K選擇與非門NAND2輸出或NAND1輸出可實現24和12進制遞增計數器的轉換。該計數器可利用作數字鍾的時計數器。

為簡化數字鍾電路，我們將圖9.4-4所示的24/12進制計數器虛線框內電路轉換為子電路，轉換方法與上述60進制計數器相同。用子電路表的24/12進制同步計數器如圖9.4-5所示。

3. 數字鍾系統的組成

利用60進制和24/12進制遞增計數器子電路構成的數字鍾系統如圖9.4-6所示。在數字鍾電路中，由兩個譽虛60進制同步遞增計數器完成秒、分計數，由24/12進制同步遞增計數器實現小時計數。

秒、分、時計數器之間採用同步級連判悔方式。開關K控制小時的24進制和12進制計數方式選擇。為簡化電路，直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，讀者可自行設計獨立的秒脈沖源，例如；可利用555多諧振盪器產生的秒脈沖，或者採用石英晶體振盪器經分頻器產生秒脈沖。還可以在小時顯示的基礎上，增加上、下午或日期顯示以及整點報時等，這里不再贅述。

敲擊S和F鍵，可控制開關S和F 將秒脈沖直接引入時、分計數器，實現校時。

對於圖9.4-6所示數字鍾電路，若要進一步 簡化電路還可以利用子電路嵌套功能將虛線框內電路轉換為更高一級的子電路，我們將子電路命名為CLOCK，用高一級子電路表示的數字鍾電路如圖9.4-7所示。

今後在設計用到數字鍾作單元電路的系統時可直接引用該電路，使系統得到簡化。

圖1、數字電子鍾結構圖

2、秒鍾、分鍾計時電路的設計

利用集成十進制遞增計數器（74160）和帶主解碼器的七段顯示數碼管組成的數字鍾電路。計數器74160的功能真值表如圖2所示。

根據計數器74160的功能表真值表，利用兩片74160組成的同步六十進制遞增計數器如圖3示，其中個位計數器（CL）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門（NEND）輸出控制清零端（CLR），接成六進制計數形式。掘虛正個位與十位計數器之間採用同步級連復位方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器的計數計數器的計數容許端（ENT），完成個位對十位計數器的進位控制QC，QA端經過與門AND1和AND2由CO端輸出，作為六十進制的進位輸出脈沖信號，

圖二、同步十進制計數器74160真值表

當計數器計數狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。電路創建完成後，進行模擬實驗時，利用信號源庫中的1HZ方波信號作為計數器的時鍾脈沖源。

圖3、秒鍾/分鍾計時電路

因為秒鍾與分鍾技術均由六十進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，圖虛線框內的電路創建為子電路表示。具體操作過程如下：在EWB主界面內建立如示的六十進制計數器，閉合模擬電源開關，經過計數器功能測試，確定計數器工作正常，選中虛線框內所示部分電路後，再選擇電路菜單中創建子電路框內添入子電路名稱（分計時）後，選擇在電路中置換選項，得到用子電路表示的六十進制遞增計數器，即秒鍾/分鍾計時子電路，如圖4

圖4、分鍾計時子電路對話框

圖5、分鍾計時電路

四、24/12進制的能實現遞增計數器

24/12進制的能實現十二四進制的同步遞增計數器。如圖四。所示。圖中個位與十位計數器均接成十進制計數形式，採用同步級聯復位方試。 選擇十位計數器的輸出端Qb和個位計數器 輸出端Qc通過與非門NAND2的控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼清零，實現二進制糹遞增計數器：若選擇十位二進制的輸出端Q a與個位計數器的輸出端Qb經與非門NAD1控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼反饋為零，實現二十進制遞增計數器，若選擇十位計數器的輸出端Qb經與門NAND1控制兩片計數器的清零端CLR。當計數器的輸出端狀態為00010010時，立即解碼反饋為零，實現十二進制遞增計數，敲Q，開關Q 選擇與非門NAND2輸出和NA民NAND1輸出實現二十四進制遞增計數器的轉換。計數器用作數子鍾的計數器。

圖6、24/12二進制計時電路

為了簡化數子電子鍾的電路，需要將圖765的24/12二進制計數器的線框內電路轉換為子電路，方法與上面六二進制的分計數器一樣，用子電路表示24/12進同步計數器如圖7。

圖7、24/12計時電路

五、數字電子鍾系統的組成

利用六十進制和24/12進制遞增計數器子電路構成的數字電子鍾系統如圖8所示，在數字電子鍾電路中，由兩個六十進制同步遞增計數器分別構成秒鍾計時器和分計時器，級連夠完成秒 ，分計時、由24/12進制同步遞增計實現小時計數。秒、分、時計數器之間採用同步級連方式，開關（Q）控制小時的二十四進制和十二進制計數方式選擇，敲擊S和F鍵，可控制開關S和F將秒脈沖直接引入時，分計數器，實現時計數器和分計數器的校時。

對於圖所示數字電子鍾電路，為了進一步簡化電路，還可以利用子電路嵌套功能，將虛線框內電路轉換為更高一級的子電路，成為子電路數字電子鍾，用嵌套子電路表示的數字電子鍾電路如圖8所示

圖8、24/12進制計數電路

以上創建的各種子電路都已經存入自定義元器件庫中，在其他電子系統設計中需要時，可以直接調用這些子電路，使系統的設計更方便，更快捷。

訪真實驗時，可直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，作為一個設計內容，讀者可自行設計獨立的秒脈沖信號源，可利用555定時器組成多諧震盪器產生秒鍾脈沖信號，或者採用石英晶體震盪器經分頻器產生秒脈沖，脈沖頻率更穩定，計時誤差會更小，還可以在小時顯示的基礎上，增加上下午或日期顯示，整點報時電路以及作息時間提示電路等。

③ 時鍾電路的工作原理以及作用是什麼菜鳥求解釋

時鍾電路的工作原理是單片機外部接上振盪器（也可以是內部振盪器）提供高頻脈沖經過分頻處理後，成為單片機內部時鍾信號，作為片內各部件協調工作的控制信號。作用是來配合外部晶體實現振盪的電路，這樣可以為單片機提供運行時鍾。

以MCS一5l單片機為例隨明：MCS一51單片機為l2個時鍾周期執行一條指令。也就是說單片機運行一條指令，必須要用r2個時鍾周期。沒有這個時鍾，單片機就跑不起來了，也沒有辦法定時和進行和時間有關的操作。

時鍾電路是微型計算機的心臟，它控制著計算機的二個節奏。CPU就是通過復雜的時序電路完成不同的指令功能的。

MCS一51的時鍾信號可以由兩種方式產生：一種是內部方式，利用晶元內部的振盪電路，產生時鍾信號：另一種為外部方式，時鍾信號由外部引入。

如果沒有時鍾電路來產生時鍾驅動單片機，單片機是無法工作的。

(3)數字電路時鍾電路擴展閱讀

在內部方式時鍾電路中，必須在XTAL1和XTAL2引腳兩端跨接石英晶體振盪器和兩個微調電容構成振盪電路，通常C1和C2一般取30pF，晶振的頻率取值在1.2MHz～12MHz之間。

對於外接時鍾電路，要求XTAL1接地，XTAL2腳接外部時鍾，對於外部時鍾信號並無特殊要求，只要保證一定的脈沖寬度，時鍾頻率低於12MHz即可。

晶體振盪器的振盪信號從XTAL2端送入內部時鍾電路，它將該振盪信號二分頻，產生一個兩相時鍾信號P1和P2供單片機使用。

時鍾信號的周期稱為狀態時間S，它是振盪周期的2倍，P1信號在每個狀態的前半周期有效，在每個狀態的後半周期P2信號有效。CPU就是以兩相時鍾P1和P2為基本節拍協調單片機各部分有效工作的。

④ 設計數字時鍾電路原理圖

這個電路圖在電子系統設計（好像是第三版）這本書上有的，自己可以去查一下。
其實要是你能搞明白這個電路的所有功能，那你的數電還是OK的！

⑤ 數字鍾電路設計

根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。

1. 秒脈沖發生器

脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.

2. 計數解碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。

按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。

所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。

Q4 Q3 Q2 Q1
顯示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 狀態表

3. 校時電路

在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。

置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。

4. 整點報時電路

當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即

當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。

五、參考電路

數字電子鍾邏輯電路參考圖如圖1.3所示。

參考電路簡要說明

1. 秒脈沖電路

由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。

2. 單次脈沖、連續脈沖

這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。

3. 秒、分、時、日計數器

這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。

時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。

對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。

4．解碼、顯示

解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。

1. 整點報時

當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，

將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。

2. 嗚叫電路

嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz

和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。

⑥ 跪求數字電子鍾邏輯電路設計

數字電子鍾邏輯電路設計

一、實驗目的：

1、掌握數字鍾的設計方法；

2、熟悉集成電路的使用方法。

二、設計任務和要求：

1、設計一個有「時」，「分」，「秒」（23小時59分59秒）顯示且有校時功能的電子鍾；

2、用中小規模集成電路組成電子鍾；

3、畫出框圖和邏輯電路圖，寫出設計報告；

4、選做：①鬧鍾系統。②整點報時。③日歷系統。

三、方案選擇和論證：

1．分秒功能的實現：用兩片74290組成60進制遞增計數器

2.時功能的實現：用兩片74290組成24進制遞增計數器

3．定點報時：當分秒同時出現為0時，燈亮。

4.日歷系統：月跟日分別用2片74192實現，月份就接成12進制，日則接成31進制，星期由1片74192組成7進制，從星期一至星期天。

四、方案的設計：

1、可調時鍾模塊：

秒、分、時分別為60、60和24進制計數器。用兩片74LS290做一個二十四進制,輸入計數脈沖CP加在CLKA』端，把QA與與CPLB』從外部連接起來，電路將對CP按照8421BCD碼進行非同步加法計數。通過反饋端，控制清零端清零，其中個位接成二進制形式，十位接成四進制形式。其電路圖如下：

同理利用兩片74290組成的六十進制計數器，如下圖所示

將兩個六十進制的加法計數器和一個二十四進制的加法計數器進行級聯：將秒的十位進位脈沖接到分的個位輸入脈沖，將分的十位進位脈沖接到時的個位輸入脈沖，這樣就可以組成最基本的電路。

2.校時電路：

例如說時的校準，開關1上端接1HZ脈沖，下端接分的進位。當開關打到上端時電路進入校準功能，當開關打到下端時電路進入正常計時功能。其電路如總電路圖所示

3.整點報時：

分別用2個或非門接到分和秒的各輸出個節點處，再用一個與非門與報時燈鏈接，當輸出同時為零時，即整點時，報時燈就亮了，起到報時功能。本實驗使用LED發光（1s），其電路圖如下：

4.日歷系統：

月和日都用2片74192實現。月份功能則接成13進制，因為月份分日都是從1開始計起，所以要求從0001開始，到1101時，立刻清零，清零時應該切換到置數狀態，即將ABCD置1000，通過一個與非門鏈接到LOAD端置零，同時也將計數器置為0001的狀態。其電路圖如下所示

日功能74192三十一進制電路圖：

總電路圖：

四、電路調試：

調試這部分工作在EWB模擬軟體上進行。對於電路的調試應該分為幾個部分，分別對電路各個部分的功能都進行調試，之後，每連接一部分都要調試一次。

在實現日歷系統時，如月份需要顯示燈顯示1～31。一開始以為只把計數器鏈接成三十一進制即可，結果顯示燈只顯示0～30，沒有自己預期的結果。經過仔細思考，要把0去掉不顯示，從1開始顯示，而還要顯示31。經過查書，最後，知道開始需置數成0001狀態，到1000才清零，清零的同時回到置數0001狀態，通過多次鏈接、測試，終於實現了。

在實現校時功能過程中，由於之前想得太過復雜了，浪費了大量時間，最後，經過上網搜索，到圖書館查書，簡單的用了個開關連接到脈沖實現了。

⑦ 求一份用74ls192晶元做的數字時鍾電路圖

如圖所示：

主要突出計數和進位，略去預置和校時，及簡化了七段碼顯示電路。

(7)數字電路時鍾電路擴展閱讀：

現在流行內的串列時鍾電路很多，如DS1302、DS1307、PCF8485等。這些電路的介面簡單、價格低廉、使用方便，被廣泛地採用。

實時時鍾電路DS1302是DALLAS公司的一種具有涓細電流充電能力的電路，主要特點是採用串列數據傳輸，可為掉電保護電源提供可編程的充電功能，並且可以關閉充電功能。採用普通32.768kHz晶振。

時鍾晶元DS1302的各引腳功能如下：

Vcc1：主容電源；Vcc2：備份電源。當Vcc2>Vcc1+0.2V時，由Vcc2

向DS1302供電，當Vcc2< Vcc1時，由Vcc1向DS1302供電。

SCLK：串列時鍾，輸入，控制數據的輸入與輸出；

I/O：三線介面時的雙向數據線；

RST為復位引腳，在讀、寫數據期間，必須為高，

X1 X2為32.768Hz晶振管腳，為晶元提供時鍾脈沖。