三人表決電路實驗報告

A. 設計一個三人表決電路，當多數人同意時，議案通過，否則不通過 要求分別用 下電路晶元實現:

1）門電路：

2）4LS138是一個3-8解碼器，把對應於輸入為011，101，110，111的輸出端（4個）經門電路組合後即可。（電路圖略）

B. 三人表決電路實驗報告，三人表決器的邏輯電路圖怎麼畫

三人表決器的原理是三人中有大於或等於兩個人同意，那麼就表決通過，寫成邏輯式就是Y=AB+AC+BC。
電路圖如下：
注意：只有紅點連接才表示線連接。
邏輯圖：

C. 設計一個三人表決電路，結果按「少數服從多數」的原則確定，邏輯電路要求全用與非門實現。）

真值表：

ABC Y

000 0

001 0

010 0

011 1

100 0

101 1

110 1

111 1

邏輯函數表達式：

Y＝AB＋BC＋CA。

(3)三人表決電路實驗報告擴展閱讀：

邏輯電路分組合邏輯電路和時序邏輯電路。前者由最基本的「與門」電路、「或門」電路和「非門」電路組成，其輸出值僅依賴於其輸入變數的當前值，與輸入變數的過去值無關—即不具記憶和存儲功能。

後者也由上述基本邏輯門電路組成，但存在反饋迴路—它的輸出值不僅依賴於輸入變數的當前值，也依賴於輸入變數的過去值。

由於只分高、低電平，抗干擾力強，精度和保密性佳。廣泛應用於計算機、數字控制、通信、自動化和儀表等方面。最基本的有與電路、或電路和非電路。

D. 三人多數表決電路，與非門

分析：三人多數表決器本可以用三個二輸入與非門和一個三輸入與非門解決，但題目限定了二輸入與非門，因此實際解決兩個問題。其一限定用兩輸入與非門，其二實現多數表決功能。

一、多數表決器

1、根據題意設三個輸入變數A、B、C，輸出變數為Y。

2、建立邏輯關系：三變數比較簡單可以直接寫出邏輯表達式，如果不能就畫真值表（你後兩張圖片）。

真值表中輸入輸出的對應關系，輸入滿足輸出要求的項輸出為1。即表中輸入多於或等於2個1的輸出為1否則輸出為0。

3、根據真值表寫出邏輯表達式：輸出為1的都滿足要求，因此是或的關系。Y=A'BC+AB'C+ABC'+ABC

4、化簡：

(1)簡單的直接表達式化簡：

Y=A'BC+AB'C+ABC'+ABC=（A'+A）BC+AB'C+ABC'=BC+AB'C+ABC'

=B（C+AC'）+AB'C=BC+AB+AB'C=AB+BC+AC

(2)復雜的用卡諾圖化簡（略）

5、化簡結果用與非形式表示

Y=AB+BC+AC=[(AB+BC+AC)']'=[(AB)'(AC)'(BC)']'

由於限定了二輸入與非門，因此還需要把三輸入與非門轉換成二輸入與非門

二、轉換過程

為簡單期間，設：a=(AB)'，b=(AC)'，c=(BC)'

則：Y=[(AB)'(AC)'(BC)']'=(abc)'={a[(bc)']'}'

6、邏輯電路圖：