高抗噪電路

1. 主動降噪耳機用的是什麼原理為什麼開啟降噪會有細微沙沙聲，而且會感覺到耳朵悶有壓迫感

主動降噪的基礎原理就是針對環境噪音的具體情況，生成一個對應的反向聲波進行抵消。所以生成反向聲波的演算法就是主動降噪技術的核心。不過目前主動降噪還是bose最好。

降噪耳機分為主動式降噪和被動式降噪兩種。被動式降噪耳機利用物理特性將外部雜訊與耳朵隔絕開，主要通過隔聲材料阻擋雜訊，對高頻率聲音非常有效，一般可使雜訊降低大約為15-20dB。

這種方法原理簡單，降噪成本低，但效果略為遜色，且由於使用了高密度的隔聲材料，耳機較重佩戴不舒服。

(1)高抗噪電路擴展閱讀：

主動降噪耳機是可以不聽歌也開啟降噪的，但是降噪耳機的降噪范圍主要是20-1khz，也就是中低頻這個部分可以降噪，相當於公車，地鐵，飛機的那種嗡嗡聲，悶沉的聲音效果就很明顯。比如說高頻的聲音例如陶瓷碰撞聲，尖銳的聲音，那麼效果就不是很明顯，就會弱一些，這些要先了解。

主動降噪功能就是通過降噪系統產生與外界噪音相等的反向聲波，將噪音中和，從而實現降噪的效果。主動式降噪耳機帶有與外界雜訊抗衡的降噪電路它們大部分採用體積較大的頭戴式設計，可利用耳塞棉和耳機外殼等構造阻擋外界雜訊，進行第一輪隔音，同時也為了有充足的空間安裝主動降噪電路以及電源。

2. 低速電路與高速電路哪個抗干擾能力強

在邏輯電路的抗外來干擾的能力上，一般可認為高速電路較強；而在抗版對外散發的權電磁干擾的能力上，低速電路要強。
低速電路與高速電路是電子線路設計中的一個沒有明確定義的概念，僅僅是針對不同的設計問題，人為劃分的一個大概的范疇。一般情況下當線路會對信號產生影響時，就會引入高速電路的概念，否則就按低速電路對待。線路會信號產生影響主要有兩種情況：一是信號頻率。例如，電源線用雙股導線沒有問題，而同樣的雙股線用在高頻電路中，導線之間的電容可使信號發生短路；二是線路帶寬。在邏輯電路中即使信號頻率不高，但若線路不合理也會導致信號沿畸變超出要求。
電子線路的抗干擾，包括兩個方面：一是外在的電磁干擾不能影響電路的正常工作；二是電子電路對外散發的電磁干擾不能超過規定標准。
在邏輯電路的抗外來干擾的能力上，一般可認為高速電路較強；而在抗對外散發的電磁干擾的能力上，低速電路要強。

3. 考畢茲電路特點

考畢茲電路特點為：
1、具有高跌落電壓和低正向電壓：畢茲電路可以提供低正向電壓，其跌落電壓可以高達3V，適用於汽車含伍鎮、可穿戴設備和工業系統。
2、具有很高的穩定性：畢茲電路擁有橘團超低的漂移，其穩定性是普通電路的2-3倍，可以抗雜訊，實現高精度控制。
3、具有低漏電流和高可靠性：畢茲電路的漏電流比普通電路低90%，可靠性比普通電路高80%，可以提高電路的耐用性和可靠性。
4、具有快速響應時間和高輸出功率：畢茲電路的響應時間可以達到談粗幾微秒，可以提高處理器的性能，同時最大輸出功率可以達到10W。

4. 我要設計一個頻率電壓轉換電路。 現在想用AD650來實現，在網上搜了一下有個應用電路圖，如下。

AD650可用於高解析度數模轉換器、長期高精度積分器、雙線高抗雜訊數字傳輸和數字電壓表，並可廣泛用於航空、航天、雷達、通訊、導航、遠距離字傳輸等領域。AD650的輸入電壓可以是正電壓輸入、負電壓輸入或正負電壓輸入。－5V～＋5V正負電壓輸入的電壓頻率轉換器應用電路可以從數據手冊以及網上下載。
AD650的輸出頻率fOUT與輸入電壓VIN的關系可用公式(1)來描述。
fOUT=VIN／7.5C1(R1＋R3) (1)
上式中R1，R2，R3，C2的取值由式(2)～(4)決定，式中VINmax為最大輸入電壓，fMAX為滿刻度頻率，VP為輸出電路的電源電壓，一般為5V，IL為負載電流。定時電容C1的取值的依據圖4選取。
R1＋R3=VINmax／0.25mA (2)
R2min(Ω)=VP／(8mA－IL) (3)
C2=(10－4／SEC)／fMAX (1000pF min) (4)

5. 電路設計中的抗干擾措施,有那些

抗干擾設計與具體電路有著密切的關系，是一個很復雜的技術問題。這里僅就ＰＣＢ抗干擾設計中的幾項最基本的措施做一些簡要說明。更詳細的方法請參閱專業書籍。 １．電源線設計 根據印製線路板電流的大小，盡量加粗電源線寬度，減少環路電阻。尤其要注意使電源線、地線中的供電方向，與數據、信號的傳遞方向相反，即：從末級向前級推進的供電方式，這樣有助於增強抗雜訊能力。 ２．地線設計 地線既是特殊的電源線，也是信號線。除了遵循電源線設計的一般原則外，還要做到： ①不同的信號對地線的結構有不同的要求。數字地與模擬地分開，若線路板上既有邏輯電路又有線性電路，應使它們盡量分開；低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地；高頻電路宜採用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。 ②接地線應盡量加粗。若接地線太細，接地電位將隨電流的變化和信號頻率的變化而變化，使雜訊加大，嚴重時將引起自激。因此應盡量加粗接地線，使它能通過三倍於印製板上的允許電流。如有可能，接地線寬度應在２－３ｍｍ以上。 ③數字電路系統的接地線構成閉環路，能提高抗雜訊能力。 ３．退藕電容配置 ＰＣＢ設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容，以提高電源迴路的抗干擾能力。退藕電容的一般配置原則是： ①電源輸入端跨接１０－１００ｕｆ的電解電容器。如有可能，接１００ｕＦ以上的更好。 ②原則上每個集成電路晶元都應布置一個０．０１ｐＦ的瓷片電容，如遇印製板空隙不夠，可每４－８個晶元布置一個１－１０ｐＦ的鉭電容。 ③對於抗噪能力弱、關斷時電源變化大的器件，如ＲＡＭ、ＲＯＭ存儲器件，應在晶元的電源線和地線引腳之間直接接入退藕電容。 ④電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應注意以下兩點： a）在印製板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須採用ＲＣ電路來吸收放電電流。一般Ｒ取１－２Ｋ，Ｃ取２．２－４７ＵＦ。 b）ＣＭＯＳ的輸入阻抗很高，且易受感應干擾，因此在使用時對不用使用的端子要接地或接正電源。

希望採納