奇偶校驗器電路

1. 怎樣用74LS139實現奇偶校驗電路（三輸入兩輸出）

74LS139片內就是雙2線-線解碼器，正好組成三輸入兩輸出的奇偶校驗電路內。

在數據選擇器中，通常用地容址輸入信號完成挑選數據的任務。如一個4選1的數據選擇器，應有2個地址輸入端。共有2z=4種不同的組合，每一種組合可選擇對應的一路輸入數據輸出。同理對一個8選1的數據選擇器，應有3個地址輸入端。

(1)奇偶校驗器電路擴展閱讀：

為了能檢測和糾正內存軟錯誤，首先出現的是內存「奇偶校驗」。內存中最小的單位是比特，也稱為「位」，位只有兩種狀態分別以1和0來標示，每8個連續的比特叫做一個位元組（byte）。不帶奇偶校驗的內存每個位元組只有8位，如果其某一位存儲了錯誤的值，就會導致其存儲的相應數據發生變化，進而導致應用程序發生錯誤。而奇偶校驗就是在每一位元組（8位）之外又增加了一位作為錯誤檢測位。

2. 用全加器組成八位二進制代碼奇偶校驗器，電路應如何連接

上圖是一個8位二進制奇校驗電路，由4個全加器組成，每個全加器有3個輸專入屬，那麼3個全加器有9個輸入，只用其中8個輸入端，將多餘的一個接地（邏輯0），3個全加器的輸出端再接到第4個全家器的輸入端，就構成了奇校驗器。

如果要構成偶校驗器的話，就把多餘的一個全加器的輸入端（上圖中是第3個全加器的c_in端）接高電平（邏輯1）就行了。

3. 奇偶校驗電路的設計

要是你還需要，就看下網路hi里的提示

4. vhdl 8位奇偶校驗電路

8位數抄據a並行輸入，輸出校驗位y。下面程序的temp設為『0』時若輸出為『0』則為偶，其它同理反之。

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY parity_check IS
PORT (a:IN STD_LOGIC_VECTOR (7 DOWNTO 0);
y:OUT STD_LOGIC);
END parity_check;

ARCHITECTURE arch OF parity_check IS
BEGIN
PROCESS(a)
VARIABLE temp:STD_LOGIC;
BEGIN
temp:='0'; --偶校驗初始值設為0，奇校驗初始值設為1
FOR i IN 0 TO 7 LOOP
temp:=temp XOR a(i);
END LOOP;
y<=temp;
END PROCESS;
END arch;

5. 如何用74LS151設計4位奇偶校驗電路

如果傳輸數據是3位的話，假設你需要奇校驗

那麼把數據位連到151片子的ABC埠，回而D0~D7分別連到Vcc或GND，具體答的電位高低為：

D0-----H

D1-----L

D2-----L

D3-----H

D4-----L

D5-----H

D6-----H

D7-----L

最後的輸出為YABC，對應為增加奇校驗的數據

6. 如何用74LS00和74LS151設計一個四位奇偶校驗器電路

7. 如何用74LS139實現奇偶校驗電路電路

滾

8. 如何設計奇偶分析電路,比如4位奇偶校驗電路

異或門並聯。回答
http://wenku..com/view/9b4420f5f61fb7360b4c6586.html

9. 請問數電的奇偶校驗器奇偶發生器輸出的e和o分別是什麼有什麼作用

奇偶校驗電路是一種校驗代碼傳輸正確性的電路。

奇校驗電路，當輸入有版奇數個1時，輸權出為1；偶校驗電路當輸入有偶數個1時，輸出為0。奇偶校驗只能檢查一位錯誤，且沒有糾錯的能力。

奇校驗是通過增加一位校驗位的邏輯取值，在源端將原數據代碼中為1的位數形成奇數，然後在宿端使用該代碼時，連同校驗位一起檢查為1的位數是否是奇數，做出進一步操作的決定。

奇偶校驗器多設計成九位二進制數，以適應一個位元組，一個ASCII代碼的應用要求。

奇偶校驗是一種冗餘編碼校驗，在存儲器中是按存儲單元為單位進行的，是依靠硬體實現的，因而適時性強，但這種校驗方法只能發現奇數個錯，如果數據發生偶數位個錯，由於不影響碼子的奇偶性質，因而不能發現。

10. 什麼是奇偶校驗電路

奇偶校驗電路是一種校驗代碼傳輸正確性的電路。
奇校驗電路，當輸回入有奇數個1時，輸出答為1；偶校驗電路當輸入有偶數個1時，輸出為0。奇偶校驗只能檢查一位錯誤，且沒有糾錯的能力。
奇校驗是通過增加一位校驗位的邏輯取值，在源端將原數據代碼中為1的位數形成奇數，然後在宿端使用該代碼時，連同校驗位一起檢查為1的位數是否是奇數，做出進一步操作的決定。
奇偶校驗器多設計成九位二進制數，以適應一個位元組，一個ASCII代碼的應用要求。
奇偶校驗是一種冗餘編碼校驗，在存儲器中是按存儲單元為單位進行的，是依靠硬體實現的，因而適時性強，但這種校驗方法只能發現奇數個錯，如果數據發生偶數位個錯，由於不影響碼子的奇偶性質，因而不能發現。
對於位數較少，電路較簡單的應用，可以採用奇偶校驗的方法提高系統的可靠性。