㈠ 數字鍾電路設計
根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。
1. 秒脈沖發生器
脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.
2. 計數解碼顯示
秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。
周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。
按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。
所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。
Q4 Q3 Q2 Q1
顯示
1 0 0 0
日
0 0 0 1
1
0 0 1 0
2
0 0 1 1
3
0 1 0 0
4
0 1 0 1
5
0 1 1 0
6
表1.1 狀態表
3. 校時電路
在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。
置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。
4. 整點報時電路
當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即
當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。
五、參考電路
數字電子鍾邏輯電路參考圖如圖1.3所示。
參考電路簡要說明
1. 秒脈沖電路
由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。
2. 單次脈沖、連續脈沖
這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。
3. 秒、分、時、日計數器
這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。
時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。
對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。
4．解碼、顯示
解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。
1. 整點報時
當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，
將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。
2. 嗚叫電路
嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz
和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。
㈡ 高手進~~,急需,跪求~~!!!
給我加分~~
很長的哦~~
數字鍾是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鍾相比具有更高的准確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。
數字鍾從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。
因此，我們此次設計與製做數字鍾就是為了了解數字鍾的原理，從而學會製作數字鍾.而且通過數字鍾的製作進一步的了解各種在製作中用到的中小規模集成電路的作用及實用方法.且由於數字鍾包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.
二、設計要求
（1）設計指標
① 時間以12小時為一個周期；
② 顯示時、分、秒；
③ 具有校時功能，可以分別對時及分進行單獨校時，使其校正到標准時間；
④ 計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時；
⑤ 為了保證計時的穩定及准確須由晶體振盪器提供表針時間基準信號。
（2）設計要求
① 畫出電路原理圖（或模擬電路圖）；
② 元器件及參數選擇；
③ 電路模擬與調試；
④ PCB文件生成與列印輸出。
（3）製作要求 自行裝配和調試，並能發現問題和解決問題。
（4）編寫設計報告 寫出設計與製作的全過程，附上有關資料和圖紙，有心得體會。
三、原理框圖
1．數字鍾的構成
數字鍾實際上是一個對標准頻率（1HZ）進行計數的計數電路。由於計數的起始時間不可能與標准時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到准確穩定。通常使用石英晶體振盪器電路構成數字鍾。
（a） 數字鍾組成框圖
2．晶體振盪器電路
晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Hz的方波信號，可保證數字鍾的走時准確及穩定。不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路。一般輸出為方波的數字式晶體振盪器電路通常有兩類，一類是用TTL門電路構成；另一類是通過CMOS非門構成的電路，本次設計採用了後一種。如圖（b）所示，由CMOS非門U1與晶體、電容和電阻構成晶體振盪器電路，U2實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電阻R1為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及准確性，從而保證了輸出頻率的穩定和准確。
（b） CMOS 晶體振盪器（模擬電路）
3．時間記數電路
一般採用10進制計數器如74HC290、74HC390等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖可知，其為雙2-5-10非同步計數器，並每一計數器均有一個非同步清零端（高電平有效）。
秒個位計數單元為10進制計數器，無需進制轉換，只需將QA與CPB（下降沿有效）相連即可。CPA（下降沒效）與1HZ秒輸入信號相連，Q3可作為向上的進位信號與十位計數單元的CPA相連。
秒十位計數單元為6進制計數器，需要進制轉換。將10進制計數器轉換為6進制計數器的電路連接方法如圖 2.4所示，其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連。
十進制-六進制轉換電路
分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連，分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連。
時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為12進制計數器，不是10的整數倍，因此需將個位和十位計數單元合並為一個整體才能進行12進制轉換。利用1片74HC390實現12進制計數功能的電路如圖（d）所示。
（d）十二進制電路
另外，圖（d）所示電路中，尚余－2進制計數單元，正好可作為分頻器2HZ輸出信號轉化為1HZ信號之用。
4．解碼驅動及顯示單元電路
選擇CD4511作為顯示解碼電路；選擇LED數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是採用共陰的方法連接的。
計數器實現了對時間的累計並以8421BCD碼的形式輸送到CD4511晶元，再由4511晶元把BCD碼轉變為十進制數碼送到數碼管中顯示出來。
5．校時電路
數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處於正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處於校時狀態。
實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。
（f）帶有消抖電路的校正電路
6．整點報時電路
電路應在整點前10秒鍾內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。
當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QC和QA 、個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。
報時電路可選74HC30來構成。74HC30為8輸入與非門。
四、元器件
1．四連麵包板1塊（編號A45）
2．鑷子1把
3．剪刀1把
4．共陰八段數碼管6個
5．網路線2米/人
6．CD4511集成塊6塊
7．CD4060集成塊1塊
8．74HC390集成塊3塊
9．74HC51集成塊1塊
10．74HC00集成塊4塊
11．74HC30集成塊1塊
12．10MΩ電阻5個
13．500Ω電阻14個
14．30p電容2個
15．32.768k時鍾晶體1個
16．蜂鳴器10個（每班）
1） 晶元連接圖
1)74HC00D 2)CD4511
3)74HC390D 4)74HC51D
2．麵包板的介紹
麵包板一塊總共由五部分組成，一豎四橫，麵包板本身就是一種免焊電板。
麵包板的樣式是：
麵包板的注意事項：
1．麵包板旁一般附有香蕉插座，用來輸入電壓、信號及接地。
2．上圖中連著的黑線表示插孔是相通的。
3．拉線時，盡量將線緊貼麵包板，把線成直角，避免交叉，也不要跨越元件。
4．麵包板使用久後，有時插孔間連接銅線會發生脫落現象，此時要將此排插孔做記號。並不再使用。
五、各功能塊電路圖
數字鍾從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。
（一） 六進制電路
由74HC390、7400、數碼管與4511組成，電路如圖一。
（二） 十進制電路
由74HC390、7400、數碼管與4511組成，電路如圖二。
（三） 六十進制電路
由兩個數碼管、兩4511、一個74HC390與一個7400晶元組成，電路如圖三。
（四） 雙六十進制電路
由2個六十進制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產生進位，電路圖如圖四。
（五） 時間計數電路
由1個十二進制電路、2個六十進制電路組成，因上面已有一個雙六十電路，只要把它與十二進制電路相連即可，詳細電路見圖五。
（六） 校正電路
由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖六。
（七） 晶體振盪電路
由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，晶元3腳輸出2Hz的方波信號，電路如圖七。
（八） 整點報時電路
由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如圖八。
六、總接線元件布局簡圖
整個數字鍾由時間計數電路、晶體振盪電路、校正電路、整點報時電路組成。
其中以校正電路代替時間計數電路中的時、分、秒之間的進位，當校時電路處於正常輸入信號時，時間計數電路正常計時，但當分校正時，其不會產生向時進位，而分與時的校位是分開的，而校正電路也是一個獨立的電路。
電路的信號輸入由晶振電路產生，並輸入各電路。
簡圖如圖九。
七、晶元連接總圖
因模擬與實際元件上的差異，所以在原有的簡圖的基礎上，又按實際布局畫了這張按實際晶元布局的接線圖，如圖十。
八、總結
1． 實驗過程中遇到的問題及解決方法
① 麵包板測試
測試麵包板各觸點是否接通。
② 七段顯示器與七段解碼器的測量
把顯示器與CD4511相連，第一次接時，數碼管完全沒有顯示數字，檢查後發現是數碼管未接地而造成的，接地後發現還是無法正確顯示數字，用萬用表檢測後，發現是因晶元引腳有些接觸不良而造成的，所以確認晶元是否接觸良好是非常重要的一件事。
③ 時間計數電路的連接與測試
六進制、十進制都沒有什麼大的問題，只是晶元引腳的老問題，只要重新插過晶元就可以解決了。但在六十進制時，按圖接線後發現，顯示器上的數字總是100進制的，而不是六十進制，檢測後發現無論是線路的連通還是晶元的接觸都沒有問題。最後，在重對連線時發現是線路接錯引腳造成的，改過之後，顯示就正常了。
④ 校正電路
因上面程因引腳接錯而造成錯誤，所以校正電路是完全按照模擬圖所連的，在測試時，開始進行時校時時，沒有出現問題，但當進行到分校時時，發現計數電路的秒電路開始亂跳出錯。因此，電路一定是有地方出錯了，在反復對照後，發現是因為在接入校正電路時忘了把秒十位和分個位之間的連線拿掉而造成的，因此，在接線時一定要注意把不要的多餘的線拿掉。
2． 設計體會
通過這次對數字鍾的設計與製作，讓我了解了設計電路的程序，也讓我了解了關於數字鍾的原理與設計理念，要設計一個電路總要先用模擬模擬成功之後才實際接線的。但是最後的成品卻不一定與模擬時完全一樣，因為，再實際接線中有著各種各樣的條件制約著。而且，在模擬中無法成功的電路接法，在實際中因為晶元本身的特性而能夠成功。所以，在設計時應考慮兩者的差異，從中找出最適合的設計方法。
通過這次學習，讓我對各種電路都有了大概的了解，所以說，坐而言不如立而行，對於這些電路還是應該自己動手實際操作才會有深刻理解。
3． 對設計的建議
我希望老師在我們動手製作之前應先告訴我們一些關於所做電路的資料、原理，以及如何檢測電路的方法，還有關於檢測晶元的方法。這樣會有助於我們進一步的進入狀況，完成設計
㈢ 校時電路
不少國家有授時台，廣播標准時間基準，國外有的手錶就能夠自動接收，自動校正時間。
國內做不了那麼小，就做大屏幕顯示的，你去問胡軍、蔣述卓吧。
㈣ 多功能數字鍾
題目：多功能數碼種的設計
一、設計目的
數字鍾是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鍾相比具有更高的准確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。
數字鍾從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。
因此，我們此次設計數字鍾就是為了了解數字鍾的原理，從而學會製作數字鍾.而且通過數字鍾的製作進一步的了解各種在製作中用到的中小規模集成電路的作用及實用方法.且由於數字鍾包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.
三、原理框圖
1．數字鍾的構成
數字鍾實際上是一個對標准頻率（1HZ）進行計數的計數電路。由於計數的起始時間不可能與標准時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到准確穩定。通常使用石英晶體振盪器電路構成數字鍾。
（a） 數字鍾組成框圖
2．晶體振盪器電路
晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鍾的走時准確及穩定。不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路。一般輸出為方波的數字式晶體振盪器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，本次設計採用了後一種。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振盪器電路，Ｕ２實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及准確性，從而保證了輸出頻率的穩定和准確。
（b） CMOS 晶體振盪器（模擬電路）
3．時間記數電路
一般採用10進制計數器如74HC290、74HC390等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖可知，其為雙2-5-10非同步計數器，並每一計數器均有一個非同步清零端（高電平有效）。
秒個位計數單元為１０進制計數器，無需進制轉換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進位信號與十位計數單元的ＣＰＡ相連。
秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接方法如圖２.４所示，其中Ｑ２可作為向上的進位信號與分個位的計數單元的ＣＰＡ相連。
十進制-六進制轉換電路
分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ３作為向上的進位信號應與分十位計數單元的ＣＰＡ相連，分十位計數單元的Ｑ２作為向上的進位信號應與時個位計數單元的ＣＰＡ相連。
時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為１２進制計數器，不是１０的整數倍，因此需將個位和十位計數單元合並為一個整體才能進行１２進制轉換。利用１片７４ＨＣ３９０實現１２進制計數功能的電路如圖（d）所示。
（d）十二進制電路
另外，圖（d）所示電路中，尚余－２進制計數單元，正好可作為分頻器２ＨZ輸出信號轉化為１ＨZ信號之用。
4．解碼驅動及顯示單元電路
選擇ＣＤ４５１１作為顯示解碼電路；選擇ＬＥＤ數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是採用共陰的方法連接的。
計數器實現了對時間的累計並以8421BCD碼的形式輸送到CD4511晶元，再由4511晶元把BCD碼轉變為十進制數碼送到數碼管中顯示出來。
5．校時電路
數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處於正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處於校時狀態。
實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。
（f）帶有消抖電路的校正電路
6．整點報時電路
電路應在整點前10秒鍾內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。
當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ 、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。
報時電路可選74HC30來構成。74HC30為8輸入與非門。
四、元器件
4．共陰八段數碼管6個
5．網路線2米/人
6．CD4511集成塊6塊
7．CD4060集成塊1塊
8．74HC390集成塊3塊
9．74HC51集成塊1塊
10．74HC00集成塊4塊
11．74HC30集成塊1塊
12．10MΩ電阻5個
13．500Ω電阻14個
14．30p電容2個
15．32.768k時鍾晶體1個
16．蜂鳴器10個
五、各功能塊電路圖
數字鍾從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。
（一） 六進制電路
由74HC390、7400、數碼管與4511組成，電路如圖一。
（二） 十進制電路
由74HC390、7400、數碼管與4511組成，電路如圖二。
（三） 六十進制電路
由兩個數碼管、兩4511、一個74HC390與一個7400晶元組成，電路如圖三。
（四） 雙六十進制電路
由2個六十進制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產生進位，電路圖如圖四。
（五） 時間計數電路
由1個十二進制電路、2個六十進制電路組成，因上面已有一個雙六十電路，只要把它與十二進制電路相連即可，詳細電路見圖五。
（六） 校正電路
由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖六。
（七） 晶體振盪電路
由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，晶元3腳輸出2Hz的方波信號，電路如圖七。
（八） 整點報時電路
由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如圖八。
㈤ 如何設計一個帶數字電子鍾的定時器控制邏輯電路
一、設計目的
1. 熟悉集成電路的引腳安排。
2. 掌握各晶元的邏輯功能及使用方法。
3. 了解麵包板結構及其接線方法。
4. 了解數字鍾的組成及工作原理。
5. 熟悉數字鍾的設計與製作。
二、設計要求
1．設計指標時間以24小時為一個周期；顯示時、分、秒；有校時功能，可以分別對時及分進行單獨校時，使其校正到標准時間；計時過程具有報時功能，當時間到達整點前5秒進行蜂鳴報時；為了保證計時的穩定及准確須由晶體振盪器提供表針時間基準信號。
2．設計要求畫出電路原理圖（或模擬電路圖）；元器件及參數選擇；電路模擬與調試；PCB文件生成與列印輸出。
3．製作要求 自行裝配和調試，並能發現問題和解決問題。
4．編寫設計報告 寫出設計與製作的全過程，附上有關資料和圖紙，有心得體會。三、設計原理及其框圖1．數字鍾的構成數字鍾實際上是一個對標准頻率（1HZ）進行計數的計數電路。由於計數的起始時間不可能與標准時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到准確穩定。通常使用石英晶體振盪器電路構成數字鍾。
圖 3-1所示為數字鍾的一般構成框圖。
圖3-1 數字鍾的組成框圖⑴晶體振盪器電路
晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Hz的方波信號，可保證數字鍾的走時准確及穩定。不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路。
⑵分頻器電路 分頻器電路將32768Hz的高頻方波信號經32768（）次分頻後得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。
⑶時間計數器電路 時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為12進制計數器。
⑷解碼驅動電路
解碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，並且為保證數碼管正常工作提供足夠的工作電流。
⑸數碼管 數碼管通常有發光二極體（LED）數碼管和液晶（LCD）數碼管，本設計提供的為LED數碼管。
2．數字鍾的工作原理1）晶體振盪器電路晶體振盪器是構成數字式時鍾的核心，它保證了時鍾的走時准確及穩定。圖3-2所示電路通過CMOS非門構成的輸出為方波的數字式晶體振盪電路，這個電路中，CMOS非門U1與晶體、電容和電阻構成晶體振盪器電路，U2實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電 阻R1為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及准確性，從而保證了輸出頻率的穩定和准確。晶體XTAL的頻率選為32768HZ。該元件專為數字鍾電路而設計，其頻率較低，有利於減少分頻器級數。從有關手冊中，可查得C1、C2均為30pF。當要求頻率准確度和穩定度更高時，還可接入校正電容並採取溫度補償措施。由於CMOS電路的輸入阻抗極高，因此反饋電阻R1可選為10MΩ。較高的反饋電阻有利於提高振盪頻率的穩定性。非門電路可選74HC00。
圖3-2 COMS晶體振盪器2）分頻器電路通常，數字鍾的晶體振盪器輸出頻率較高，為了得到1Hz的秒信號輸入，需要對振盪器的輸出信號進行分頻。通常實現分頻器的電路是計數器電路，一般採用多級2進制計數器來實現。例如，將32768Hz的振盪信號分頻為1HZ的分頻倍數為32768（215），即實現該分頻功能的計數器相當於15極2進制計數器。常用的2進制計數器有74HC393等。本實驗中採用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振盪電路所需的非門，使用更為方便。CD4060計數為14級2進制計數器，可以將32768HZ的信號分頻為2HZ，其內部框圖如圖3-3所示，從圖中可以看出，CD4060的時鍾輸入端兩個串接的非門，因此可以直接實現振盪和分頻的功能。圖3-3 CD4046內部框圖3）時間計數單元時間計數單元有時計數、分計數和秒計數等幾個部分。時計數單元一般為12進制計數器計數器，其輸出為兩位8421BCD碼形式；分計數和秒計數單元為60進制計數器，其輸出也為8421BCD碼。一般採用10進制計數器74HC390來實現時間計數單元的計數功能。為減少器件使用數量，可選74HC390，其內部邏輯框圖如圖 2.3所示。該器件為雙2—5－10非同步計數器，並且每一計數器均提供一個非同步清零端（高電平有效）。圖3-4 74HC390(1/2)內部邏輯框圖秒個位計數單元為10進制計數器，無需進制轉換，只需將QA與CPB（下降沿有效）相連即可。CPA（下降沒效）與1HZ秒輸入信號相連，Q3可作為向上的進位信號與十位計數單元的CPA相連。秒十位計數單元為6進制計數器，需要進制轉換。將10進制計數器轉換為6進制計數器的電路連接方法如圖3-5所示，其中Q2可作為向上的進位信號與分個位的計數單元的CPA相連。
圖3-5 10進制——6進制計數器轉換電路分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Q3作為向上的進位信號應與分十位計數單元的CPA相連，分十位計數單元的Q2作為向上的進位信號應與時個位計數單元的CPA相連。時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為12進制計數器，不是10的整數倍，因此需將個位和十位計數單元合並為一個整體才能進行12進制轉換。利用1片74HC390實現12進制計數功能的電路如圖3-6所示。另外，圖3-6所示電路中，尚余－2進制計數單元，正好可作為分頻器2HZ輸出信號轉化為1HZ信號之用。圖3-6 12進制計數器電路4）解碼驅動及顯示單元計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示解碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，選用CD4511作為顯示解碼電路，選用LED數碼管作為顯示單元電路。5）校時電源電路當重新接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然後再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好後，再轉入正常計時狀態即可。根據要求，數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。圖3-7所示即為帶有基本RS觸發器的校時電路，圖3-7 帶有消抖動電路的校正電路6）整點報時電路一般時鍾都應具備整點報時電路功能，即在時間出現整點前數秒內，數字鍾會自動報時，以示提醒。其作用方式是發出連續的或有節奏的音頻聲波，較復雜的也可以是實時語音提示。根據要求，電路應在整點前10秒鍾內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。報時電路選74HC30，選蜂鳴器為電聲器件。四、元器件1．實驗中所需的器材5V電源。麵包板1塊。示波器。萬用表。鑷子1把。剪刀1把。網路線2米/人。共陰八段數碼管6個。CD4511集成塊6塊。CD4060集成塊1塊。74HC390集成塊3塊。74HC51集成塊1塊。74HC00集成塊5塊。74HC30集成塊1塊。10MΩ電阻5個。500Ω電阻14個。30p電容2個。32.768k時鍾晶體1個。蜂鳴器。2．晶元內部結構圖及引腳圖
圖4-1 7400 四2輸入與非門 圖4-2 CD4511BCD七段解碼/驅動器圖4-3 CD4060BD 圖4-4 74HC390D圖4-5 74HC51D 圖4-6 74HC303．麵包板內部結構圖
麵包板右邊一列上五組豎的相通，下五組豎的相通，麵包板的左邊上下分四組，每組中X、Y列（0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之間不相通。
五、個功能塊電路圖1． 一個CD4511和一個LED數碼管連接成一個CD4511驅動電路，數碼管可從0---9顯示，以次來檢查數碼管的好壞，見附圖5-1。圖5-1 4511驅動電路2． 利用一個LED數碼管，一塊CD4511，一塊74HC390，一塊74HC00連接成一個十進制計數器，電路在晶振的作用下數碼管從0—9顯示，見附圖5-2。圖5-2 74390十進制計數器3． 利用一個LED數碼管，一塊CD4511，一塊74HC390，一塊74HC00和一個晶振連接成一個六進制計數器，數碼管從0—6顯示，見附圖5-3。圖5-3 74390六進制計數器4． 用一個六進制電路和一個十進制連接成一個六十進制電路，電路可從0—59顯示，見附圖5-4圖5-4 六十進制電路5． 利用兩個六十進制的電路合成一個雙六十進制電路，兩個六十進制之間有進位，見附圖5-5。
圖5-5 雙六十進制電路6． 利用CD4060、電阻及晶振連接成一個分頻——晶振電路，見附圖5-6。圖5-6 分頻—晶振電路7． 利用74HC51D和74HC00及電阻連接成一個校時電路，見附圖5-7。圖5-7 校時電路8． 利用74HC30和蜂鳴器連接成整點報時電路。見附圖5-圖5-8 整點報時電路9． 利用兩個六十進制和一個十二進制連接成一個時、分、秒都會進位的電路總圖，見附圖5-9。
㈥ 數字鍾怎樣實現校時電路 數字鍾怎樣實現校時電路的工作原理
菜鳥的問題.數字鍾是不需要專門的校時電路的,任何數字鍾開始工作時都會有一個初始時間(包括日期),這是由軟體決定的,在設計軟體時就預定好了.當然,如果硬體支持,也可以在每次斷電時,把當時的時刻存儲著,下次上電時,再...
㈦ 數字鍾怎樣實現校時電路
讓脈沖不由正常計數過來，而讓他單獨對相應時間控制的計數器進行計數