數字鍾電路設計

Ⅰ 數字時鍾的數字時鍾設計

數字電子技術的迅速發展，使各種類型集成電路在數字系統、控制系統、信號處理等方面得到了廣泛的應用。為了適應現代電子技術的迅速發展需要，能夠較好的面向數字化和專用集成電路的新時代，數字電路綜合設計與製作數字鍾，可以讓我們了解數字時鍾的原理。在實驗原理的指導下，培養了分析和設計電路的能力。並且學會檢查和排除故障，提高分析處理實驗結果的能力。
數字時鍾是一種用數字電路技術實現時、分、秒計時的裝置。與機械式時鍾相比具有更高的准確性和直觀性，且無機械裝置，具有更長的使用壽命，已得到廣泛的使用。數字鍾從原理上講是一種典型的數字電路，一般是由振盪器、分頻器、計數器、顯示器等幾部分組成。其中包括了組合邏輯電路和時序電路。數字鍾的設計方法有許多種，例如：可用中伏攜小規模集成電路組成電子鍾；也可以利用專用的電子鍾晶元配以顯示電路及其所需要的外圍電路組成電子鍾；還可以利用單片機來實現電子鍾等等。
數字時 鍾以其體積小、重量輕、抗干擾能力強、對環境要求高、高精確性、容易開發等特性，在工業控制系統、智能化器儀表、辦公自動化等諸多領域取得了極為廣泛的應用，諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、腔叢自動啟閉路燈、定時開關烘箱、伍廳櫻通斷動力設備、甚至各種定時電氣的自動啟用等。

Ⅱ 數字電子石英鍾設計

數字電子鍾的設計（由數字IC構成）一、設計目的
1. 熟悉集成電路的引腳安排。
2. 掌握各晶元的邏輯功能及使用方法。
3. 了解麵包板結構及其接線方法。
4. 了解數字鍾的組成及工作原理。
5. 熟悉數字鍾的設計與製作。二、設計要求
1．設計指標時間以24小時為一個周期；顯示時、分、秒；有校時功能，可以分別對時及分進行單獨校時，使其校正到標准時間；計時過程具有報時功能，當時間到達整點前5秒進行蜂鳴報時；為了保證計時的穩定及准確須由晶體振盪器提供表針時間基準信號。2．設計要求畫出電路原理圖（或模擬電路圖）；元器件及參數選擇；電路模擬與調試；PCB文件生成與列印輸出。
3．製作要求 自行裝配和調試，並能發現問題和解決問題。
4．編寫設計報告 寫出設計與製作的全過程，附上有關資料和圖紙，有心得體會。
三、設計原理及其框圖
1．數字鍾的構成
數字鍾實際上是一個對標准頻率（1HZ）進行計數的計數電路。由於計數的起始時間不可能與標准時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到准確穩定。通常使用石英晶體振盪器電路構成數字鍾。圖 3-1所示為數字鍾的一般構成框圖。

圖3-1 數字鍾的組成框圖
⑴晶體振盪器電路
晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鍾的走時准確及穩定。不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路。

⑵分頻器電路
分頻器電路將32768Ｈz的高頻方波信號經32768（ ）次分頻後得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。
⑶時間計數器電路
時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為12進制計數器。
⑷解碼驅動電路
解碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，並且為保證數碼管正常工作提供足夠的工作電流。
⑸數碼管
數碼管通常有發光二極體（LED）數碼管和液晶（LCD）數碼管，本設計提供的為ＬＥＤ數碼管。
2．數字鍾的工作原理
１）晶體振盪器電路
晶體振盪器是構成數字式時鍾的核心，它保證了時鍾的走時准確及穩定。
圖3-2所示電路通過ＣＭＯＳ非門構成的輸出為方波的數字式晶體振盪電路，這個電路中，ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振盪器電路，Ｕ２實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電 阻Ｒ１為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及准確性，從而保證了輸出頻率的穩定和准確。
晶體XTAL的頻率選為32768HZ。該元件專為數字鍾電路而設計，其頻率較低，有利於減少分頻器級數。
從有關手冊中，可查得C1、C2均為30pF。當要求頻率准確度和穩定度更高時，還可接入校正電容並採取溫度補償措施。
由於CMOS電路的輸入阻抗極高，因此反饋電阻R1可選為10MΩ。較高的反饋電阻有利於提高振盪頻率的穩定性。
非門電路可選74HC00。

圖3-2 COMS晶體振盪器
２）分頻器電路
通常，數字鍾的晶體振盪器輸出頻率較高，為了得到１Ｈz的秒信號輸入，需要對振盪器的輸出信號進行分頻。
通常實現分頻器的電路是計數器電路，一般採用多級２進制計數器來實現。例如，將３２７６８Ｈz的振盪信號分頻為１ＨZ的分頻倍數為３２７６８（２１５），即實現該分頻功能的計數器相當於１５極２進制計數器。常用的２進制計數器有７４ＨＣ３９３等。
本實驗中採用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振盪電路所需的非門，使用更為方便。
ＣＤ４０６０計數為１４級２進制計數器，可以將３２７６８ＨZ的信號分頻為２ＨZ，其內部框圖如圖3-3所示，從圖中可以看出，ＣＤ４０６０的時鍾輸入端兩個串接的非門，因此可以直接實現振盪和分頻的功能。

圖3-3 CD4046內部框圖
３）時間計數單元
時間計數單元有時計數、分計數和秒計數等幾個部分。
時計數單元一般為１２進制計數器計數器，其輸出為兩位８４２１ＢＣＤ碼形式；分計數和秒計數單元為６０進制計數器，其輸出也為８４２１ＢＣＤ碼。
一般採用10進制計數器74HC390來實現時間計數單元的計數功能。為減少器件使用數量，可選７４ＨＣ３９０，其內部邏輯框圖如圖２.３所示。該器件為雙２—５－１０非同步計數器，並且每一計數器均提供一個非同步清零端（高電平有效）。

圖3-4 74HC390(1/2)內部邏輯框圖
秒個位計數單元為１０進制計數器，無需進制轉換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進位信號與十位計數單元的ＣＰＡ相連。
秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接方法如圖3-5所示，其中Ｑ２可作為向上的進位信號與分個位的計數單元的ＣＰＡ相連。

圖3-5 10進制——6進制計數器轉換電路

分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ３作為向上的進位信號應與分十位計數單元的ＣＰＡ相連，分十位計數單元的Ｑ２作為向上的進位信號應與時個位計數單元的ＣＰＡ相連。
時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為１２進制計數器，不是１０的整數倍，因此需將個位和十位計數單元合並為一個整體才能進行１２進制轉換。利用１片７４ＨＣ３９０實現１２進制計數功能的電路如圖3-6所示。
另外，圖3-6所示電路中，尚余－２進制計數單元，正好可作為分頻器２ＨZ輸出信號轉化為１ＨZ信號之用。

圖3-6 12進制計數器電路
4）解碼驅動及顯示單元
計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示解碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，選用CD4511作為顯示解碼電路，選用LED數碼管作為顯示單元電路。
5）校時電源電路
當重新接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然後再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好後，再轉入正常計時狀態即可。
根據要求，數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。圖3-7所示即為帶有基本RS觸發器的校時電路，
圖3-7 帶有消抖動電路的校正電路
6）整點報時電路
一般時鍾都應具備整點報時電路功能，即在時間出現整點前數秒內，數字鍾會自動報時，以示提醒。其作用方式是發出連續的或有節奏的音頻聲波，較復雜的也可以是實時語音提示。
根據要求，電路應在整點前10秒鍾內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。報時電路選74HC30，選蜂鳴器為電聲器件。
四、元器件
1．實驗中所需的器材：5V電源。麵包板1塊。示波器。萬用表。鑷子1把。剪刀1把。網路線2米/人。
共陰八段數碼管6個。CD4511集成塊6塊。CD4060集成塊1塊。74HC390集成塊3塊。
74HC51集成塊1塊。74HC00集成塊5塊。74HC30集成塊1塊。10MΩ電阻5個。
500Ω電阻14個。30p電容2個。32.768k時鍾晶體1個。蜂鳴器。
2．晶元內部結構圖及引腳圖

圖4-1 7400 四2輸入與非門 圖4-2 CD4511BCD七段解碼/驅動器
圖4-3 CD4060BD 圖4-4 74HC390D

圖4-5 74HC51D 圖4-6 74HC30

3．麵包板內部結構圖
麵包板右邊一列上五組豎的相通，下五組豎的相通，麵包板的左邊上下分四組，每組中X、Y列（0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之間不相通。
五、個功能塊電路圖
1． 一個CD4511和一個LED數碼管連接成一個CD4511驅動電路，數碼管可從0---9顯示，以次來檢查數碼管的好壞，見附圖5-1。圖5-1 4511驅動電路2． 利用一個LED數碼管，一塊CD4511，一塊74HC390，一塊74HC00連接成一個十進制計數器，電路在晶振的作用下數碼管從0—9顯示，見附圖5-2。
圖5-2 74390十進制計數器3． 利用一個LED數碼管，一塊CD4511，一塊74HC390，一塊74HC00和一個晶振連接成一個六進制計數器，數碼管從0—6顯示，見附圖5-3。圖5-3 74390六進制計數器4． 利用一個六進制電路和一個十進制連接成一個六十進制電路，電路可從0—59顯示，見附圖5-4。
圖5-4 六十進制電路5． 利用兩個六十進制的電路合成一個雙六十進制電路，兩個六十進制之間有進位，見附圖5-5。

圖5-5 雙六十進制電路6． 利用CD4060、電阻及晶振連接成一個分頻——晶振電路，見附圖5-6。
圖5-6 分頻—晶振電路7． 利用74HC51D和74HC00及電阻連接成一個校時電路，見附圖5-7。

圖5-7 校時電路

8． 利用74HC30和蜂鳴器連接成整點報時電路。見附圖5-8。

圖5-8 整點報時電路

9． 利用兩個六十進制和一個十二進制連接成一個時、分、秒都會進位的電路總圖，見附圖5-9。
用ttl集成電路構成的「二十四小時數字鍾」，具有校時和整點報時功能，555定時器接成多諧振盪器產生秒脈沖信號，調節rw即可校準秒信告，計數器7416 i、ii組成60進制「秒」計數電路，iii、iv組成「分」計數電路，v、vi組成24進制「時」計數電路，校時電路由與非門7400構成的雙穩態觸發路構成，可消除開關抖動的影響，整點報時 電路 由與非門7430和d觸發器7474構成 ，1秒鍾響一聲、直至整點為止。
有關用晶振電路產生秒脈沖電路的「12小時數字鍾，請看下回貼 數字電子鍾參考電路（24小時數字鍾）
[upload=jpg,325.83,450,915,822]/58474-1-2-9489.
上面的電路圖是用ttl集成電路構成的「二十四小時數字鍾」，具有校時和整點報時功能，555定時器接成多諧振盪器產生秒脈沖信號，調節rw即可校準秒信告，計數器7416 i、ii組成60進制「秒」計數電路，iii、iv組成「分」計數電路，v、vi組成24進制「時」計數電路，校時電路由與非門7400構成的雙穩態觸發路構成，可消除開關抖動的影響，整點報時 電路 由與非門7430和d觸發器7474構成 ，1秒鍾響一聲、直至整點為止。
有關用晶振電路產生秒脈沖電路的「12小時數字鍾，請看下回貼圖。

Ⅲ 數字鍾的設計

數字電子鍾的設計

一、 緒論

（一）引言
20世紀末，電子技術獲得了飛速的發展，在其推動下，現代電子產品幾乎滲透了社會的各個領域，有力地推動了社會生產力的發展和社會信息化程度的提高，同時也使現代電子產品性能進一步提高，產品更新換代的節奏也越來越快。
時間對人們來說總是那麼寶貴，工作的忙碌性和繁雜性容易使人忘記當前的時間。忘記了要做的事情，當事情不是很重要的時候，這種遺忘無傷大雅。但是，一旦重要事情，一時的耽誤可能釀成大禍。例如，許多火災都是由於人們一時忘記了關閉煤氣或是忘記充電時間。尤其在醫院，每次護士都會給病人作皮試，測試病人是否對葯物過敏。注射後，一般等待5分鍾，一旦超時，所作的皮試試驗就會無效。手錶當然是一個好的選擇，但是，隨著接受皮試的人數增加，到底是哪個人的皮試到時間卻難以判斷。所以，要製作一個定時系統。隨時提醒這些容易忘記時間的人。
鍾表的數字化給人們生產生活帶來了極大的方便，而且大大地擴展了鍾表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、定時啟閉電路、定時開關烘箱、通斷動力設備，甚至各種定時電氣的自動啟用等，所有這些，都是以鍾表數字化為基礎的。因此，研究數字鍾及擴大其應用，有著非常現實的意義。
（二）論文的研究內容和結構安排
本系統採用石英晶體振盪器、分頻器、計數器、顯示器和校時電路組成。由LED數碼管來顯示解碼器所輸出的信號。採用了74LS系列中小規模集成晶元。使用了RS觸發器的校時電路。總體方案設計由主體電路和擴展電路兩大部分組成。其中主體電路完成數字鍾的基本功能,擴展電路完成數字鍾的擴展功能。論文安排如下：
1、緒論 闡述研究電子鍾所具有的現實意義。
2、設計內容及設計方案 論述電子鍾的具體設計方案及設計要求。
3、單元電路設計、原理及器件選擇 說明電子鍾的設計原理以及器件的選擇，主要從石英晶體振盪器、分頻器、計數器、顯示器和校時電路五個方面進行說明。
4、繪制整機原理圖 該系統的設計、安裝、調試工作全部完成。

二、設計內容及設計方案

（一）設計內容要求
1、設計一個有「時」、「分」、「秒」（23小時59分59秒）顯示且有校時功能的電子鍾。
2、用中小規模集成電路組成電子鍾，並在實驗箱上進行組裝、調試。
3、畫出框圖和邏輯電路圖。
4 、功能擴展：
(1)鬧鍾系統
(2)整點報時。在59分51秒、53秒、55秒、57秒輸出750Hz音頻信號，在59分59秒時，輸出1000Hz信號，音像持續1秒，在1000Hz音像結束時刻為整點。
(3)日歷系統。
（二）設計方案及工作原理
數字電子鍾的邏輯框圖如圖1所示。它由石英晶體振盪器、分頻器、計數器、解碼器顯示器和校時電路組成。振盪器產生穩定的高頻脈沖信號,作為數字鍾的時間基準,然後經過分頻器輸出標准秒脈沖。秒計數器滿60後向分計數器進位,分計數器滿60後向小時計數器進位,小時計數器按照「24翻1」規律計數。計數器的輸出分別經解碼器送顯示器顯示。計時出現誤差時,可以用校時電路校時、校分。

圖1 數字電子鍾邏輯框圖

三、單元電路設計、原理及器件選擇

（一）石英晶體振盪器
1、重要概念的解釋
(1) 反饋：將放大電路輸出量的一部分或全部，通過一定的方式送回放大電路的輸入端。
(2) 耦合：是指信號由第一級向第二級傳遞的過程。
2、石英晶體振盪器的具體工作原理
石英晶體振盪器的特點是振盪頻率准確、電路結構簡單、頻率易調整。它被廣泛應用於彩電、計算機、遙控器等各類振盪電路中。它還具有壓電效應：在晶體某一方向加一電場，晶體就會產生機械變形；反之，若在晶片的兩側施加機械壓力，則在晶片相應的方向上將產生電場，這種物理現象稱為壓電效應。在這里，我們在晶體某一方向加一電場，從而在與此垂直的方向產生機械振動，有了機械振動，就會在相應的垂直面上產生電場，從而使機械振動和電場互為因果，這種循環過程一直持續到晶體的機械強度限制時，才達到最後穩定，這種壓電諧振的頻率即為晶體振盪器的固有頻率。
用反相器與石英晶體構成的振盪電路如圖2所示。利用兩個非門G1和G2 自我反饋，使它們工作在線性狀態，然後利用石英晶體JU來控制振盪頻率，同時用電容C1來作為兩個非門之間的耦合，兩個非門輸入和輸出之間並接的電阻R1和R2作為負反饋元件用，由於反饋電阻很小，可以近似認為非門的輸出輸入壓降相等。電容C2是為了防止寄生振盪。例如：電路中的石英晶體振盪頻率是4MHz時，則電路的輸出頻率為4MHz。

圖2 石英晶體振盪電路

(二)分頻器
1、8421碼制,5421碼制
用四位二進制碼的十六種組合作為代碼，取其中十種組合來表示0-9這十個數字元號。通常，把用四位二進制數碼來表示一位十進制數稱為二-十進制編碼，也叫做BCD碼，見表1。
表1
8421碼 5421碼
0 0000 0000
1 0001 0001
2 0010 0010
3 0011 0011
4 0100 0100
5 0101 1000
6 0110 1001
7 0111 1010
8 1000 1011
9 1001 1100

2、分頻器的具體工作原理
由於石英晶體振盪器產生的頻率很高，要得到秒脈沖，需要用分頻電路。例如，振盪器輸出4MHz信號，通過D觸發器（74LS74）進行4分頻變成1MHz,然後送到10分頻計數器（74LS90,該計數器可以用8421碼制，也可以用5421碼制），經過6次10分頻而獲得1Hz方波信號作為秒脈沖信號。（見圖3）

圖3 分頻電路
3、圖中標志的含義
CP——輸入的脈沖信號
C0——進位信號
Q——輸出的脈沖信號
(三)計數器
秒脈沖信號經過6級計數器，分別得到「秒」個位、十位，「分」個位、十位以及「時」個位、十位的計時。「秒」、「分」計數器為60進制，小時為24進制。
1、60進制計數器
(1) 計數器按觸發方式分類
計數器是一種累計時鍾脈沖數的邏輯部件。計數器不僅用於時鍾脈沖計數，還用於定時、分頻、產生節拍脈沖以及數字運算等。計數器是應用最廣泛的邏輯部件之一。按觸發方式，把計數器分成同步計數器和非同步計數器兩種。對於同步計數器，輸入時鍾脈沖時觸發器的翻轉是同時進行的，而非同步計數器中的觸發器的翻轉則不是同時。
(2)60進制計數器的工作原理
「秒」計數器電路與「分」計數器電路都是60進制，它由一級10進制計數器和一級6進制計數器連接構成，如圖4所示，採用兩片中規模集成電路74LS90串接起來構成的「秒」、「分」計數器。

圖4 60進制計數電路
IC1是十進制計數器，QD1作為十進制的進位信號，74LS90計數器是十進制非同步計數器，用反饋歸零方法實現十進制計數，IC2和與非門組成六進制計數。74LS90是在CP信號的下降沿翻轉計數，Q A1和 Q C2相與0101的下降沿，作為「分」（「時」）計數器的輸入信號，通過與非門和非門對下一級計數器送出一個高電平1（在此之前輸出的一直是低電平0）。Q B2 和Q C2計數到0110，產生的高電平1分別送到計數器的清零R0(1)， R0(2)，74LS90內部的R0(1)和R0(2)與非後清零而使計數器歸零，此時傳給下一級計數器的輸入信號又變為低電平0，從而給下一級計數器提供了一個下降沿，使下一級計數器翻轉計數，在這里IC2完成了六進制計數。由此可見IC1和 IC2串聯實現了六十進制計數。
其中：74LS90——可二/五分頻十進制計數器
74LS04——非門
74LS00——二輸入與非門
2、24進制計數器
小時計數電路是由IC5和IC6組成的24進制計數電路，如圖5所示。
當「時」個位IC5計數輸入端CP5來到第10個觸發信號時，IC5計數器自動清零，進位端QD5向IC6「時」十位計數器輸出進位信號，當第24個「時」(來自「分」計數器輸出的進位信號)脈沖到達時，IC5計數器的狀態為「0100」，IC6計數器的狀態為「0010」，此時「時」個位計數器的QC5和「時」十位計數器的QB6輸出為「1」。把它們分別送到IC5和IC6計數器的清零端R0(1)和R0(2)，通過7490內部的R0(1)和R0(2)與非後清零，從而完成24進制計數。

圖5 24進制計數電路
(四) 解碼與顯示電路
1、顯示器原理（數碼管）
數碼管是數碼顯示器的俗稱。常用的數碼顯示器有半導體數碼管，熒光數碼管，輝光數碼管和液晶顯示器等。
本設計所選用的是半導體數碼管，是用發光二極體（簡稱LED）組成的字形來顯示數字，七個條形發光二極體排列成七段組合字形，便構成了半導體數碼管。半導體數碼管有共陽極和共陰極兩種類型。共陽極數碼管的七個發光二極體的陽極接在一起，而七個陰極則是獨立的。共陰極數碼管與共陽極數碼管相反，七個發光二極體的陰極接在一起，而陽極是獨立的。
當共陽極數碼管的某一陰極接低電平時，相應的二極體發光，可根據字形使某幾段二極體發光，所以共陽極數碼管需要輸出低電平有效的解碼器去驅動。共陰極數碼管則需輸出高電平有效的解碼器去驅動。
2、解碼器原理（74LS47）
解碼為編碼的逆過程。它將編碼時賦予代碼的含義「翻譯」過來。實現解碼的邏輯電路成為解碼器。解碼器輸出與輸入代碼有唯一的對應關系。74LS47是輸出低電平有效的七段字形解碼器，它在這里與數碼管配合使用，表2列出了74LS47的真值表，表示出了它與數碼管之間的關系。
表2
輸 入 輸 出 顯示數字元號
LT(——) RBI(——-) A3 A2 A1 A0 BI(—)/RBO(———)
a(—) b(—) c(—) d(—) e(—) f(—) g(—)

1 1 0 0 0 0 1 0 0 0 0 0 0 1 0
1 X 0 0 0 1 1 1 0 0 1 1 1 1 1
1 X 0 0 1 0 1 0 0 1 0 0 1 0 2
1 X 0 0 1 1 1 0 0 0 0 1 1 0 3
1 X 0 1 0 0 1 1 0 0 1 1 0 0 4
1 X 0 1 0 1 1 0 1 0 0 1 0 0 5
1 X 0 1 1 0 1 1 1 0 0 0 0 0 6
1 X 0 1 1 1 1 0 0 0 1 1 1 1 7
1 X 1 0 0 0 1 0 0 0 0 0 0 0 8
1 X 1 0 0 1 1 0 0 0 1 1 0 0 9
X X X X X X 0 1 1 1 1 1 1 1 熄滅
1 0 0 0 0 0 0 1 1 1 1 1 1 1 熄滅
0 X X X X X 1 0 0 0 0 0 0 0 8
(1)LT(——)：試燈輸入，是為了檢查數碼管各段是否能正常發光而設置的。當LT(——)=0時，無論輸入A3 ，A2 ，A1 ，A0為何種狀態，解碼器輸出均為低電平，若驅動的數碼管正常，是顯示8。
(2)BI(—)：滅燈輸入，是為控制多位數碼顯示的滅燈所設置的。BI(—)=0時。不論LT(——)和輸入A3 ，A2 ，A1，A0為何種狀態，解碼器輸出均為高電平，使共陽極數碼管熄滅。
(3)RBI(——-)：滅零輸入，它是為使不希望顯示的0熄滅而設定的。當對每一位A3= A2 =A1 =A0=0時，本應顯示0，但是在RBI(——-)=0作用下，使解碼器輸出全為高電平。其結果和加入滅燈信號的結果一樣，將0熄滅。
(4)RBO(———)：滅零輸出，它和滅燈輸入BI(—)共用一端，兩者配合使用，可以實現多位數碼顯示的滅零控制。
3、解碼器與顯示器的配套使用
解碼是把給定的代碼進行翻譯，本設計即是將時、分、秒計數器輸出的四位二進制數代碼翻譯為相應的十進制數，並通過顯示器顯示，通常顯示器與解碼器是配套使用的。我們選用的七段解碼驅動器（74LS47）和數碼管（LED）是共陽極接法（需要輸出低電平有效的解碼器驅動）。解碼顯示電路如圖6所示。

圖6 解碼顯示電路
（五）校時電路
1、RS觸發器（見圖7）

圖7 基本RS觸發器
R(—) S(—)
Q Q(—)
說 明
0 1
1 0
1 1
0 0 0
1
0或1
1 1
0
1或0
1 置0
置1
保持原來狀態
不正常狀態，0信號消失後，觸發器狀態不定

2、無震顫開關電路
無震顫開關電路的原理：（見圖8）當開關K的刀扳向1點時，S(—)=0，R(—)=1，觸發器置1。S(—)端由於開關K的震顫而斷續接地幾次時，也沒有什麼影響，觸發器置1後將保持1狀態不變。因為K震顫只是使S(—)端離開地，而不至於使R(—)端接地，觸發器可靠置1。
當開關K從S(—)端扳向R(—)端時，有同樣的效果，觸發器可靠置0。從Q端或Q(—)端反映開關的動作，輸出電平是穩定的。
3、校時電路的實現原理
當電子鍾接通電源或者計時發現誤差時，均需要校正時間。校時電路分別實現對時、分的校準，由於4個機械開關具有震顫現象，因此用RS觸發器作為去抖動電路。採用RS基本觸發器及單刀雙擲開關，閘刀常閉於2點，每搬動一次產生一個計數脈沖，實現校時功能

Ⅳ 怎樣用數字電路設計一個數字時鍾

數字鍾電路是一個典型的數字電路系統,其由時,分,秒計數器以及校時和顯示電路組成.下面介紹利用集成十進制遞增計數器(74160)和帶解碼器的七段顯示數碼管組成的數字鍾電路.計數器74160和七段顯示數碼管的功能及使用方法在8.4節已有敘述.

1. 利用兩片74160組成60進制遞增計數器

利用兩片74160組成的同步60進制遞增計數器如圖9.4-1所示，其中個位計數器（C1）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門輸出控制清零端（CLR』），接成六進制計數形式。個位與十位計數器之間採用同步級連方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器容許端（ENT），完成個位對十位計數器的進位控制。將個位計數器的RCO端和十位計數器的QC、QA端經與們由CO端輸出，作進位輸出控制信號。當計數器狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。選擇信號源庫中的1HZ方波信號作為計數器的測試時鍾源。

因為秒與分計數均由60進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，我們將圖9.4-1虛線框內建立部分用子電路表示。具體操作過程如下：

在EWB主界面內建立圖9.4-1所示60進制計數器，閉合模擬電源，經過功能測試，確保計數器工作正常。選中虛線框內所示部分電路（Circuit）菜單中的創建子電路（Creat Subcircuit……）項，主界面內出現子電路設置對話框，在對話框內添入電路名稱（60C）後，選擇在電路中置換（Replace in Circuit）項，得用子電路表示的60進制遞增計數器如圖9.4-3所示。

2、用兩片74160組成24/12進制遞增計數器

圖9.4-4所示電路是由兩片74160組成的能實現12和24進制轉換的同步遞增計數器。圖中個位與十位計數器均接成十進制計數形式，採用同步級連方式。選擇十位計數器的輸出端QB和個位計數器的輸出端QC通過與非門NAND2控制兩片計數器的清零端（CLR』），利用狀態24反饋清零，可實現24進制遞增計數。若選擇十位計數器的輸出端QA與個位計數器的輸出端QB經過與非門NAND1輸出，控制兩片計數器的清零端（CLR』），利用狀態12反饋清零，可實現12進制遞增計數。敲擊Q鍵，使開關K選擇與非門NAND2輸出或NAND1輸出可實現24和12進制遞增計數器的轉換。該計數器可利用作數字鍾的時計數器。

為簡化數字鍾電路，我們將圖9.4-4所示的24/12進制計數器虛線框內電路轉換為子電路，轉換方法與上述60進制計數器相同。用子電路表的24/12進制同步計數器如圖9.4-5所示。

3. 數字鍾系統的組成

利用60進制和24/12進制遞增計數器子電路構成的數字鍾系統如圖9.4-6所示。在數字鍾電路中，由兩個譽虛60進制同步遞增計數器完成秒、分計數，由24/12進制同步遞增計數器實現小時計數。

秒、分、時計數器之間採用同步級連判悔方式。開關K控制小時的24進制和12進制計數方式選擇。為簡化電路，直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，讀者可自行設計獨立的秒脈沖源，例如；可利用555多諧振盪器產生的秒脈沖，或者採用石英晶體振盪器經分頻器產生秒脈沖。還可以在小時顯示的基礎上，增加上、下午或日期顯示以及整點報時等，這里不再贅述。

敲擊S和F鍵，可控制開關S和F 將秒脈沖直接引入時、分計數器，實現校時。

對於圖9.4-6所示數字鍾電路，若要進一步 簡化電路還可以利用子電路嵌套功能將虛線框內電路轉換為更高一級的子電路，我們將子電路命名為CLOCK，用高一級子電路表示的數字鍾電路如圖9.4-7所示。

今後在設計用到數字鍾作單元電路的系統時可直接引用該電路，使系統得到簡化。

圖1、數字電子鍾結構圖

2、秒鍾、分鍾計時電路的設計

利用集成十進制遞增計數器（74160）和帶主解碼器的七段顯示數碼管組成的數字鍾電路。計數器74160的功能真值表如圖2所示。

根據計數器74160的功能表真值表，利用兩片74160組成的同步六十進制遞增計數器如圖3示，其中個位計數器（CL）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門（NEND）輸出控制清零端（CLR），接成六進制計數形式。掘虛正個位與十位計數器之間採用同步級連復位方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器的計數計數器的計數容許端（ENT），完成個位對十位計數器的進位控制QC，QA端經過與門AND1和AND2由CO端輸出，作為六十進制的進位輸出脈沖信號，

圖二、同步十進制計數器74160真值表

當計數器計數狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。電路創建完成後，進行模擬實驗時，利用信號源庫中的1HZ方波信號作為計數器的時鍾脈沖源。

圖3、秒鍾/分鍾計時電路

因為秒鍾與分鍾技術均由六十進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，圖虛線框內的電路創建為子電路表示。具體操作過程如下：在EWB主界面內建立如示的六十進制計數器，閉合模擬電源開關，經過計數器功能測試，確定計數器工作正常，選中虛線框內所示部分電路後，再選擇電路菜單中創建子電路框內添入子電路名稱（分計時）後，選擇在電路中置換選項，得到用子電路表示的六十進制遞增計數器，即秒鍾/分鍾計時子電路，如圖4

圖4、分鍾計時子電路對話框

圖5、分鍾計時電路

四、24/12進制的能實現遞增計數器

24/12進制的能實現十二四進制的同步遞增計數器。如圖四。所示。圖中個位與十位計數器均接成十進制計數形式，採用同步級聯復位方試。 選擇十位計數器的輸出端Qb和個位計數器 輸出端Qc通過與非門NAND2的控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼清零，實現二進制糹遞增計數器：若選擇十位二進制的輸出端Q a與個位計數器的輸出端Qb經與非門NAD1控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼反饋為零，實現二十進制遞增計數器，若選擇十位計數器的輸出端Qb經與門NAND1控制兩片計數器的清零端CLR。當計數器的輸出端狀態為00010010時，立即解碼反饋為零，實現十二進制遞增計數，敲Q，開關Q 選擇與非門NAND2輸出和NA民NAND1輸出實現二十四進制遞增計數器的轉換。計數器用作數子鍾的計數器。

圖6、24/12二進制計時電路

為了簡化數子電子鍾的電路，需要將圖765的24/12二進制計數器的線框內電路轉換為子電路，方法與上面六二進制的分計數器一樣，用子電路表示24/12進同步計數器如圖7。

圖7、24/12計時電路

五、數字電子鍾系統的組成

利用六十進制和24/12進制遞增計數器子電路構成的數字電子鍾系統如圖8所示，在數字電子鍾電路中，由兩個六十進制同步遞增計數器分別構成秒鍾計時器和分計時器，級連夠完成秒 ，分計時、由24/12進制同步遞增計實現小時計數。秒、分、時計數器之間採用同步級連方式，開關（Q）控制小時的二十四進制和十二進制計數方式選擇，敲擊S和F鍵，可控制開關S和F將秒脈沖直接引入時，分計數器，實現時計數器和分計數器的校時。

對於圖所示數字電子鍾電路，為了進一步簡化電路，還可以利用子電路嵌套功能，將虛線框內電路轉換為更高一級的子電路，成為子電路數字電子鍾，用嵌套子電路表示的數字電子鍾電路如圖8所示

圖8、24/12進制計數電路

以上創建的各種子電路都已經存入自定義元器件庫中，在其他電子系統設計中需要時，可以直接調用這些子電路，使系統的設計更方便，更快捷。

訪真實驗時，可直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，作為一個設計內容，讀者可自行設計獨立的秒脈沖信號源，可利用555定時器組成多諧震盪器產生秒鍾脈沖信號，或者採用石英晶體震盪器經分頻器產生秒脈沖，脈沖頻率更穩定，計時誤差會更小，還可以在小時顯示的基礎上，增加上下午或日期顯示，整點報時電路以及作息時間提示電路等。

Ⅳ 數字鍾電路設計

根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。

1. 秒脈沖發生器

脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.

2. 計數解碼顯示

秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。

周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。

按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。

所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。

Q4 Q3 Q2 Q1
顯示

1 0 0 0
日

0 0 0 1
1

0 0 1 0
2

0 0 1 1
3

0 1 0 0
4

0 1 0 1
5

0 1 1 0
6

表1.1 狀態表

3. 校時電路

在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。

置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。

4. 整點報時電路

當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即

當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。

五、參考電路

數字電子鍾邏輯電路參考圖如圖1.3所示。

參考電路簡要說明

1. 秒脈沖電路

由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。

2. 單次脈沖、連續脈沖

這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。

3. 秒、分、時、日計數器

這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。

時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。

對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。

4．解碼、顯示

解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。

1. 整點報時

當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，

將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。

2. 嗚叫電路

嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz

和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。

Ⅵ 數字鍾課程設計原理圖以及製作方法

數字中電子技術課程設計報告

數字電子技術課程設計報告
題 目: 數字鍾的設計與製作
學內 年
學 期:
專 業 班容 級:
學 號: 姓 名:

指導教師及職稱:講師
時 間:
地點：
設計目的
熟悉集成電路的引腳安排.
掌握各晶元的邏輯功能及使用方法.
了解麵包板結構及其接線方法.
了解數字鍾的組成及工作原理.
熟悉數字鍾的設計與製作.
設計要求
1.設計指標
時間以24小時為一個周期;
顯示時,分,秒;
有校時功能,可以分別對時及分進行單獨校時,使其校正到標准時間;
計時過程具有報時功能,當時間到達整點前5秒進行蜂鳴報時;
為了保證計時的穩定及准確須由晶體振盪器提供表針時間基準信號.
2.設計要求
畫出電路原理圖(或模擬電路圖);
元器件及參數選擇;
電路模擬與調試;
PCB文件生成與列印輸出.
3.製作要求 自行裝配和調試,並能發現問題和解決問題.
4.編寫設計報告 寫出設計與製作的全過程,附上有關資料和圖紙,