集成電路題

❶ 數字集成電路的題

（a）傳輸門組成的數據選擇器，控制端B=0，S=A；B=1，S=A'（非A），邏輯關系S與A、B是異或門。S=AB'+A'B=A⊕B。
（b）反相器輸出串聯傳輸門是反相三態門，可是本題是傳輸門與反相器並聯，沒見過這種結構。
B=1，傳輸門關閉，S=A'，還是反相器；B=0，傳輸門導通，反相器並聯一個數百歐姆的電阻，結構像是壓控振盪器的一部分，可是電阻值又太小，不明白。

❷ 數字集成電路的題

設A、B、C電極被水浸沒時，等效為邏輯1，未浸沒的為邏輯0；
則
1） C 以下，C=B=A=0，C未被水浸沒；
R = C非，（R=1亮紅燈）；
2）B、C 間或在A 以上，則C被水浸沒出沒，B未被水浸沒，或者A被水浸沒；
Y = C * B非 + A，（Y=1亮黃燈)；
3）在A、B 間，則B被水浸沒，A未被水浸沒；
G = B * A非，（G＝1,亮綠燈）；

❸ 求教一個半導體集成電路有關的問題，如下

由於製造工藝的原因，MOS管其實是四端器件，柵源漏和襯底。襯底其實和溝道區是一起的（同一塊體納隱銷材料）。
對於增強型NMOS，在襯底上加正的電壓，相當於在溝道區加正的電壓，那麼MOS要開啟，柵端就要加一個更高的電壓來使溝道區形成反洞游型層。所以襯底偏置會影響MOS管的開啟電壓。

之所以產生襯偏，是由於襯底往往統一接最高或者最低電位而電攜清路中MOS管的源和漏不一定接最高或者最低電位。

為了抑制襯偏，一般都是把襯底和源端接在一起，這樣襯偏電壓VSB=0.

當然襯偏並不是一個壞現象，有時甚至是好的。
在採用CMOS工藝的集成電路中，當一部分電路暫時不使用的時候，可以利用襯偏使得所有的PMOS關斷，這樣可以減小靜態電流，從而達到降低功耗的作用。同時，襯偏也可以用來調節MOS的開啟電壓。

❹ 數字集成電路設計題，求高手解答

這怕是沒人者拍族賀謹給你算吧？
都不好打出來。推薦你首弊看digital integrated circuit ， a design perspective第五章的內容！

❺ 高中集成電路圖題目求解(浙江通用技術)

第2問：當水來位高於b點時源，因為水導電，a點和b點相通，而b點接的是「地」，所以集成塊的1、2腳也接了地，所以集成塊1腳是「低電平」；
第3問：當水位高於b點時，因為1、2腳是「低電平」，從集成方框圖中知道，集成塊3腳輸出高電平，所以發光管V2不發光；又因為集成塊5、6腳和3腳相連，3腳是高電平，所以5、6腳輸入也是高電平，導致4腳輸出低電平，所以V1發光。答案就是V1發光，V2不發光。
第4問無圖不能回答。

❻ 集成電路有關問題

1.B
2.d
3.C
4.C

❼ 集成電路問題，求解析。

集成電路指半導體集成電路,即以半導體材料為基片,

❽ 雙二-五-十進制計數器集成電路相關的題，求解

74LS390就是十進制數計數器，輸出端接七端解碼器74LS48，就可以驅動共陰數瑪管顯示了，邏輯圖如下，這也是模擬圖，模擬通過的。