遲滯3s電路

㈠ 這個遲滯比較器電路，為什麼參考電壓會隨輸入電壓變化

電源電壓分壓而已,首先計算基準部分的電阻,你是兩個10K電阻分壓的,得到1.25V5K;在根據反饋電阻100K,和運放正負電壓(相對基準)和5K電阻分壓,即可得到正負兩個電壓,不計失調的話就是她了

㈡ 模電A0是什麼意思什麼是遲滯比較電路

模電A0是指模擬電路中的A0信號，這是一種標準的輸入信號，通常用於數字-模擬轉換器（DAC）或模擬-數字轉換器（ADC）中。A0信號通常用於在多路信號轉換器中選擇要轉換的信號通道。
遲滯比較電路是一種用於比較兩個信號的電路，它可以確定哪個信號先到達。這種電路通常用於時間同步應用，例如在高速數據傳輸系統中確定數據幀的開始和結束。遲滯比較電路通常返叢包含一些延遲元件，如雙絞線或延遲線，用襪世瞎於延遲一個信號，使得兩個信號可以在同告空一時間點進行比較。

㈢ 遲滯比較器電路如圖四(5)所示，二極體為理想器件，

閾值電壓應該是0V和4V，因為圖中標出的是單個穩壓二極體的穩壓值

㈣ 如何使電路延時0.2ns

如何使電路延時0.2ns
用5V來控制-10V和15V的輸出就實現了延時，可以用555，也可以用單片機，模擬開關，運放做遲滯電路。
5V電源一接通就有電，驅動控制電路延時，時間T1到了，關閉開關K1，使-10V輸出，時間T2到了關閉K2，使15V輸出。

㈤ 遲滯比較器工作原理

遲滯比較器工作原理：遲滯比較器有兩個門限電壓。輸入單方向變化時，輸出只跳變一次。輸入由大變小時，對應小的門限電壓；輸入由小變大時，對應大的門限電壓。在兩個門限電壓之間，輸出保持原來的輸出。

當輸出狀態一旦陵亮轉換後，只要在跳變電壓值附近的干擾不超過ΔU之值，輸出電壓的值就將是穩配遲定的。但隨之而來的是解析度降低。因為對遲滯比較器來說，它不能分辨差別小於ΔU的兩個輸入電壓值。

作用

上拉電阻會影響比較器輸出的高電平的數值，尤其是「OC門」輸出格式的比較器，從而影響門限電壓，需要考慮。主要是影響上門限，可以把它歸入正反饋。

㈥ 遲滯電壓比較器電路如圖所示

（1）輸出高電平時：
VOH=6+0.7=6.7 V
Vi+=R2*（VOH-Vref）/(R2+R2)+Vref=20K*4.7/40K+2=4.35 V
（2）輸出低電平時：
VOL= -6-0.7= - 6.7 V
Vi+=R2*（VOH-Vref）/(R2+R2)+Vref=20K*(-8.7)/40K+2= - 2.35 V

比較器的窗口電壓是 - 2.35V~4.35V，即輸入電壓>4.35V時，輸出低電平-6.7V；輸入電壓< - 2.35V時，輸出高電平6.7V；輸入電壓在- 2.35V~4.35V之間時，輸出狀態保持不變。
比較器輸入阻抗10KΩ。

㈦ 幫我分下下遲滯比較器工作原理

1. 滯回電路裡面一般Vol和Voh相等（圖中運放工作原理就是兩端電壓比值大小）當輸出Vo是高電平Voh
   時，V+端電壓等於（Voh-Vref）/（R1/(R1+R2),只要V-小於此時V+，則Voh保持不變，大於時刻發生突變
   Vo變成低電平Vol，此時V-在繼續增大的話，Vo保持低電平不變化，同時V+處電壓變化（VoL-Vref）/（R1/(R1+R2)；

2. 當V-輸入減小，必須減少到V+變化後的值才能發生電壓跳變，成為高電平Voh，這就形成了滯回電路的效果。
   

㈧ 遲滯比較器運放怎麼選擇

遲滯電路（hysteresis circuit）又稱施密特觸發電路（schmitt trigger circuit）。因他能濾除干擾雜訊而獲得很廣泛的運用。在一些應用場合中，特別在某些模/數轉換電路中[1]，遲滯比較器作為抗干擾的比較器應用較多。為了獲得更好的轉換效果，需要較好地選擇遲滯比較器正端輸入的基準電壓。而信號的未知為確定基準電壓帶來麻煩。本文設計的一種加入濾波器的遲滯比較器解決了這個問題。
1 遲滯比較器的設計
遲滯性是比較器的一種特性，他使比較器的輸入閾值隨輸入(出)電平而改變。比較器實現的方法很多。他們都有不同形式的正反饋。最常見的即是由放大器接成正反饋組成。這類遲滯比較器由於方便的設計和放大器的標准生產成為主流。設計選用了最常見的由放大器正反饋的設計，如圖1所示。
第 2 頁
由米爾曼公式可得輸入電壓升高和降低時的基準電壓如下式：

而電路能濾掉的雜訊即遲滯性為：

由上式可知，遲滯性由電源電壓和R4，R5阻值決定。本設計中V r的大小是變成的，因此正負基準電壓也隨V r變化，為了達到自適應的目的希望基準電壓對輸入有好的跟隨性同時減小輸出端的影響。因此將R4取值得比R5要小一個數量級。
第 3 頁

2 濾波器的設計
設計濾波器往往要考慮下列因素：
（1）工作頻率范圍。
（2）參數變化的靈敏度及穩定度。
（3）實際元件的重量和大小。
（4）運算放大器的電壓源。
2.1 濾波器的選擇[2]
本設計是工作在低頻的比較器。此時當信號頻率是
第 4 頁
低頻迅空兄時可以考慮的方式有低通、帶通或全通，同時還可選擇一階或多階。在考慮此設計後，一階濾波器在此設計中是較好的，且低通
濾波器是相對比較簡單的，所以設計選擇低通濾波器。簡單低通濾波器通常可由電容與電阻組成。本設計採用了電容與電阻並聯接地的方式，最後的濾波器連同遲滯比較器設計如圖2所示。

2.2 元件值的確定[3]
第 5 頁
一階的濾波器有公用的傳輸函數：

其中Z是T(S)的零點，P是極點，在S平面上，Z可能落在正實軸或負實軸上，而P永遠落在負實軸上。其中K為正數時由函數T（S）的相位公式得：

由圖2得其傳輸函數標准形式為：

則：

第 6 頁
對於S，當S＝jω＝0時：

當S＝jω趨向無窮大∞時：

由上式可知，電阻值可按設計的要求大概約束，如果需要其是低通濾波器則虧帆有關系式：

當上式成立時，濾波器為低通。當R為正實數時與上式等價。同時需要S＝0時|T（S）|接近1為約束條件。由以上條件可知R1的電阻最大，R3的電阻與其有可比性。在此取R1＝10R3，R2的電阻比其低幾個數量級。
下面進行相位約束條件的探討:
第 7 頁
將S＝jω代入式（2）中有：

計算相位的公式如下：

由式（6）結合式（1）可得：

要此電路在1 rad/s為處有45°的相位落差即要求：

則有：

第 8 頁
而結合式（3）,（4）,（5），因為R1＝10R3，R2的電阻比其低幾個數量級，則有：

兩式聯立求解並取C＝1，可得：

根本式（7）：當一個方程有兩個未知數，可取得的某一個為定值。如果計算後是合理值，便能解決問題。選擇P＝0.005，由式（7）得Z＝1，則：

從以上的結果可以找出元件值[3]。由於C new＝ ，R new＝k m R old，根據實際電路中元件值的需要，
第 9 頁
如果按k f＝1來設計很難與實際電容畝襲大小匹配。在此令k f＝1 000，k m＝420。得電路元件的實際值為：R1＝840kΩ，R3＝84kΩ，R2＝420Ω，C＝2.34μF。再將C的值標准化為2.2μF。對R4選擇值為R3的1/10，即8.4kΩ，R5則確定為R4的20倍為170kΩ。
3 模擬和討論
模擬在HSpice[5]下進行，設定其電源電壓為2.3V，輸入信號選擇正弦信號。用HSpice的表示方法[6]為sin（1.2V 0.45V 1Hz）即直流偏置為1.2V，幅值為0.45V，頻率為1Hz。其模擬波形如圖3所示。
第 10 頁

圖3（a）即是輸入電壓隨時間變化的波形，圖3（b）中虛線為比較器正端的電壓，其相位與輸入電壓相同，在波谷由於輸出端反饋而畸變；實線表徵
第 11 頁
比較器負端電壓，相位超前，完成預先設計。則圖3（c）中可見符合輸入信號的方波輸出。多種信號的輸入測試表明，電路的適應性較好，能在多個不同偏置條件的輸入下工作。經過電路模擬有以下結論：
（1）此電路有較好的適應性，能在不同的偏置條件的輸入下工作。
（2）由於低通濾波器的原因，電路具有頻率選擇的功能。
（3）遲滯比較器提高了抗干擾能力，可將此電路形式推廣。如果濾波器是高通的，則可用在較高頻率中。對濾波器的形式也可多加選取。只要使兩端的信號產生相位差，電路的比較功能就能實現。

㈨ 遲滯比較器電路，如下。

LM339的輸出電壓抄VOL和VOH 由VOL由比較器內輸出端的集電極開路三極體和外接上拉電阻共同決定。VOL為該三極體的集射飽和壓降，約為0.3V，粗估可按0V算；VOH為三極體截止時上拉電阻下端的電位，約為5V。

不過，你所依據的參考資料公式是錯的！！！
按這篇參考資料中的電路，正確的公式應該是：

VT+={[1+（R2/R1）]×VREF} +{[1+（R1/R2）]×VOH}

VT-={[1+（R2/R1）]×VREF} +{[1+（R1/R2）]×VOL}

按圖中數據R85 與R116的分壓是3.445V。R2的數值不能按10K算，而應該按10K+R85//R116約等於12K算。