i2l電路

㈠ 邏輯門電路的工作情況

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電迴路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。
雙極型門電路
TTL是transistor-transistorlogic的縮寫，就是晶體管到晶體管邏輯電路的意思。COMS是MOS管的，TTL就是晶體管的。TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優點，分立元件電路已被集成電路替代。二極體構成的與門和或門。由於實際的二極體並不是理想的，正向導通時存在壓降（硅管均為0.7V），所以低電平信號經過一級與門後，其電平將升高0.7V；高電平信號每經過一級或門其電平將下降0.7V。也就是說由二極體構成的與門和或門均不能用以構成實用的邏輯電路。為克服二極體門電路的上述缺點，可採用具有反相放大特性的三極體來構成門電路，即TTL門電路。LSTTL與非門電路：該電路可以看作由二極體D1、D2構成的與門、三極體T2構成的非門及用三極體T3、T4取代R3′，T2的BE結取代RB的改進型與非門的組合。1、LSTTL門電路的靜態特性：(1)LSTTL門電路的靜態輸入特性、(2)LSTTL門電路的靜態輸出特性、LSTTL電路中的74LS125晶元有如圖所示三態輸出方式：0、1和高電阻。三態電路特別適合於匯流排結構系統和外圍電路，也適用於數字控制設備，數字儀表中一般邏輯電路間的連接。(3)LSTTL門電路的電壓傳輸特性、(4)LSTTL門電路的抗干擾特性――雜訊容限UNLSTTL門電路的輸入低電平雜訊容限VNL=0.5V，輸入高電平雜訊容限VNH=0.3V。2、LSTTL門電路的動態特性：(1)LSTTL門電路的平均傳輸延遲時間
TP，由於二極體和三極體由導通到截止或者由截止到導通都需要時間，且受到電路中的寄生電容和負載電容等的影響，電路的輸出波形總是滯後於輸入波形。(2)LSTTL門電路的動態尖峰電流，在電源電流脈沖的邊沿(主要是下降沿)產生了尖峰，這就是動態尖峰電流。3、LSTTL門電路的溫度特性：溫度變化對LSTTL門電路電氣性能的影響比對CMOS門電路影響大得多，主要是：
1、輸入高電平通過圖2.30中D1、D2的漏電流I1H隨溫度升高而增大。OC門輸出高電平或輸出高電阻狀態的漏電流IOZ會增大，電路的輸出驅動能力將下降。2、輸出高電平VOHP隨溫度降低而降低。其原因是VOH=VCC－2VBE，溫度降低導致VBE增大，故VOH減小。根據雜訊容限的概念，VOH的減小則系統的抗干擾能力降低。3、LSTTL門電路的閾值電壓VT主要取決於VD和VBE1，於是VT隨著溫度的升高而下降。因溫度每升高1℃，則PN結壓降低減小2mV，所以當溫度從－55℃上升到+125℃時，VT將下降300mV以上。
普通的TTL門電路和其他類型的雙極型集成門電路：
1、普通TTL門電路：①將LSTTL門電路74LS00中的肖特基三極體換成普通三極體，將肖特基二極體換成普通二極體，將輸入端的二極體與門換成多射極晶體管輸與門，普通TTL與非門電路。②三3輸入與非門7410的工作狀態表。2、ECL門電路(1)「發射極耦合邏輯」門電路，簡稱為ECL門電路，是一種非飽和型的高速邏輯電路。(2)ECL或/或非門的電壓傳輸特性。(3)ECL電路與TTL電路相比較優點主要表現在：①由於輸出端採用射極輸出結構，故輸出電阻很低，帶負載能很強。例如國產CE10K系列門電路能驅動同類門電路數目達90個以上。②工作速度最快。③ECL電路可以直接將輸出端並聯以實現「線或」的邏輯功能，同時有、互補的輸出端，使用非常方便。④由於T1～T5管的ic幾乎相等，故電路開關過程中電源電流幾乎沒有變化，電路內部的開關雜訊很小。缺點主要表現在：①功耗大。②抗干擾能力差，即雜訊容限低，因為ECL電路的邏輯擺幅僅0.8V，直流雜訊容限僅200mV左右。③輸出電平的穩定性較差。3、I2L電路：(1)集成注入邏輯」門電路，簡稱I2L電路，它具有結構簡單，功耗低的優點，特別適合製成大規模集成電路。(2)I2L電路的多集電極輸出結構在構成復雜邏輯電路時十分方便。(3)I2L門電路與TTL門電路的比較
I2L電路的優點主要表現在：①I2L電路能在低電壓、微電流下工作。②I2L門電路結構簡單。③各邏輯單元之間不需要隔離。I2L電路的缺點主要表現在：①開關速度慢。②抗干擾能力差。
BicMOS門電路 雙極型CMOS或BiCMOS的特點在於，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視。
BiCMOS反相器
右圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止；而當vI為低電壓時，情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放，以加快電路的開關速度。當vI為高電壓時M1導通，T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區的存儲電荷通過M2而消散。可見，門電路的開關速度可得到改善。
BiCMOS門電路
根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動並聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的2輸入端或非門。當A和B均為低電平時，則兩個MOSFETMPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區存儲電荷提供一條釋放通路。另一方面，當兩輸入端A和B中之一為高電平時，則MpA和MpB的通路被斷開，並且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此，只要有一個輸入端接高電平，輸出即為低電平。

㈡ 雙極型集成電路的簡介

以通常的NPN或PNP型雙極型晶體管為基礎的單片集成電路。它是1958年世界上最早製成的集成電路。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上採用埋層工藝和隔離技術，以雙極型晶體管為基礎元件。按功能可分為數字集成電路和模擬集成電路兩類。在數字集成電路的發展過程中，曾出現了多種不同類型的電路形式，典型的雙極型數字集成電路主要有晶體管-晶體管邏輯電路(TTL)，發射極耦合邏輯電路(ECL)，集成注入邏輯電路(I2L)。TTL電路形式發展較早，工藝比較成熟。ECL電路速度快，但功耗大。I2L電路速度較慢，但集成密度高。
同金屬-氧化物-半導體集成電路相比，雙極型集成電路速度快，廣泛地應用於模擬集成電路和數字集成電路。
雙極型集成電路是最早製成集成化的電路，出現於1958年。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上採用埋層工藝和隔離技術，以雙極型晶體管為基礎元件。它包括數字集成電路和線性集成電路兩類。

㈢ 計算機邏輯電路中，與或門，或非門，異或非門，異或門的性質，在線等！！！！

性質如下：

「門」是這樣的一種電路：它規定各個輸入信號之間滿足某種邏輯關系時，才有信號輸出，通常有下列三種門電路：與門、或門、非門（反相器）。從邏輯關系看，門電路的輸入端或輸出端只有兩種狀態，無信號以「0」表示，有信號以「1」表示。

也可以這樣規定：低電平為「0」，高電平為「1」，稱為正邏輯。反之，如果規定高電平為「0」，低電平為「1」稱為負邏輯，然而，高與低是相對的，所以在實際電路中要選說明採用什麼邏輯，才有實際意義。

例如，負與門對「1」來說，具有「與」的關系，但對「0」來說，卻有「或」的關系，即負與門也就是正或門；同理，負或門對「1」來說，具有「或」的關系，但對「0」來說具有「與」的關系，即負或門也就是正與門。

基本的邏輯電路：凡是對脈沖通路上的脈沖起著開關作用的電子線路就叫做門電路，是基本的邏輯電路。門電路可以有一個或多個輸入端，但只有一個輸出端。門電路的各輸入端所加的脈沖信號只有滿足一定的條件時，「門」才打開，即才有脈沖信號輸出。

從邏輯學上講，輸入端滿足一定的條件是「原因」，有信號輸出是「結果」，門電路的作用是實現某種因果關系──邏輯關系。所以門電路是一種邏輯電路。基本的邏輯關系有三種：與邏輯、或邏輯、非邏輯。與此相對應，基本的門電路有與門、或門、非門。

與門電路真值表：A B 結果0 0 0、0 1 0 、1 0 0、1 1 1。

或門電路真值表：A B 結果0 0 0、 0 1 1 、1 0 1、1 1 1。

非門電路真值表：A 結果0 1、1 0。

(3)i2l電路擴展閱讀：

基本邏輯關系為「與」、「或」、「非」三種。邏輯門電路按其內部有源器件的不同可以分為三大類。第一類為雙極型晶體管邏輯門電路，包括TTL、ECL電路和I2L電路等幾種類型。

第二類為單極型MOS邏輯門電路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等幾種類型；第三類則是二者的組合BICMOS門電路。常用的是CMOS邏輯門電路。

㈣ 集成電路各元件介紹

雙極型集成電路

bipolar integrated circuit

以通常的NPN或PNP型雙極型晶體管為基礎的單片集成電路。它是1958年世界上最早製成的集成電路。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上採用埋層工藝和隔離技術，以雙極型晶體管為基礎元件。按功能可分為數字集成電路和模擬集成電路兩類。在數字集成電路的發展過程中，曾出現了多種不同類型的電路形式，典型的雙極型數字集成電路主要有晶體管-晶體管邏輯電路(TTL)，發射極耦合邏輯電路(ECL)，集成注入邏輯電路(I2L)。TTL電路形式發展較早，工藝比較成熟。ECL電路速度快，但功耗大。I2L電路速度較慢，但集成密度高。

同金屬-氧化物-半導體集成電路相比，雙極型集成電路速度快，廣泛地應用於模擬集成電路和數字集成電路。

在半導體內，多數載流子和少數載流子兩種極性的載流子（空穴和電子）都參與有源元件的導電，如通常的NPN或PNP雙極型晶體管。以這類晶體管為基礎的單片集成電路，稱為雙極型集成電路。
雙極型集成電路是最早製成集成化的電路，出現於1958年。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上採用埋層工藝和隔離技術，以雙極型晶體管為基礎元件。它包括數字集成電路和線性集成電路兩類。
發展簡況 雙極型集成電路是在硅平面晶體管的基礎上發展起來的，最早的是雙極型數字邏輯集成電路。在數字邏輯集成電路的發展過程中，曾出現過多種不同類型的電路形式。常見的雙極型集成電路可分類如下。

DCTL電路是第一種雙極型數字邏輯集成電路，因存在嚴重的「搶電流」問題(見電阻-晶體管邏輯電路)而不實用。RTL電路是第一種有實用價值的雙極型集成電路。早期的數字邏輯系統曾採用過 RTL電路，後因基極輸入迴路上有電阻存在，限制了開關速度。此外,RTL邏輯電路的抗干擾的性能較差，使用時負載又不能多，因而被淘汰。電阻-電容-晶體管邏輯電路（RCTL）是為了改善RTL電路的開關速度而提出來的，即在RTL電路的電阻上並接電容。實際上 RCTL電路也未得到發展。DTL電路是繼 RTL電路之後為提高邏輯電路抗干擾能力而提出來的。DTL電路在線路上採用了電平位移二極體,抗干擾能力可用電平位移二極體的個數來調節。常用的 DTL電路的電平位移二極體，是用兩個硅二極體串接而成，其抗干擾能力可提高到1.4伏左右（見二極體-晶體管邏輯電路）。HTL電路是在 DTL電路的基礎上派生出來的。HTL電路採用反接的齊納二極體代替DTL電路的電平位移二極體,使電路的閾值提高到約7.4伏左右(見高閾值邏輯電路)。可變閾值邏輯電路(VTL)也是DTL電路系列中的另一種變形電路。閾值邏輯電路(TLC)是 HTL和VTL邏輯電路的總稱。TTL邏輯電路是在DTL邏輯電路基礎上演變而來，於1962年研製成功。為了提高開關速度和降低電路功耗,TTL電路在線路結構上經歷了三代電路形式的改進(見晶體管-晶體管邏輯電路)。
以上均屬飽和型電路。在進一步探索提高飽和型電路開關速度的同時，發現晶體管多餘載流子的存儲效應是一個極重要的障礙。存儲現象實質上是電路在開關轉換過程中由多餘載流子所引起。要提高電路開關速度,除了減少晶體管PN結電容，或者設法縮短多餘載流子的壽命以外，就得減少和消除晶體管內載流子存儲現象。60年代末和70年代初，人們開始在集成電路中利用熟知的肖特基效應。在TTL電路上制備肖特基勢壘二極體,把它並接在原有晶體管的基極和集電極上，使晶體管開關時間縮短到1納秒左右；帶肖特基勢壘二極體箝位的TTL門電路的平均傳輸延遲時間達2～4納秒。
肖特基勢壘二極體-晶體管-晶體管邏輯電路(STTL)屬於第三代 TTL電路。它在線路上採用了肖特基勢壘二極體箝位方法，使晶體管處於臨界飽和狀態，從而消除和避免了載流子存儲效應。與此同時,在TTL電路與非門輸出級倒相器的基極引入晶體管分流器，可以改善與非門特性。三極體帶有肖特基勢壘二極體，可避免進入飽和區，具有高速性能；輸出管加上分流器，可保持輸出級倒相的抗飽和程度。這類雙極型集成電路，已不再屬於飽和型集成電路，而屬於另一類開關速度快得多的抗飽和型集成電路。
發射極耦合邏輯電路(ECL)是電流型邏輯電路(CML)。這是一種電流開關電路, 電路的晶體管工作在非飽和狀態,電路的開關速度比通常TTL電路又快幾倍。ECL邏輯電路把電路開關速度提高到 1納秒左右，大大超過 TTL和STTL電路。ECL電路的出現,使雙極型集成電路進入超高速電路范圍。
集成注入邏輯電路 (I2L)又稱合並晶體管邏輯電路(MTL)，是70年代研製成的。在雙極型集成電路中，I2L電路的集成密度是最高的。
三層結構邏輯電路(3TL)是1976年中國在I2L電路的基礎上改進而成,因有三層結構而得名。3TL邏輯電路採用NPN管為電流源，輸出管採用金屬做集電極(PNM)，不同於I2L結構。
多元邏輯電路(DYL)和雙層邏輯電路(DLL)，是1978年中國研製成功的新型邏輯電路。DYL邏輯電路線性與或門,能同時實現開關邏輯和線性邏輯處理功能。DLL電路是通過ECL和TTL邏輯電路雙信息內部變換來實現電路邏輯功能的。
此外，在雙極型集成電路發展過程中，還有許多其他型式的電路。例如,發射極功能邏輯電路(EFL)、互補晶體管邏輯電路(CTL)、抗輻照互補恆流邏輯電路(C3L)、電流參差邏輯電路(CHL)、三態邏輯電路(TSL)和非閾值邏輯電路(NTL)等。
特點和原理 雙極型集成電路的製造工藝，是在平面工藝基礎上發展起來的。與製造單個雙極型晶體管的平面工藝相比，具有若干工藝上的特點。
①雙極型集成電路中各元件之間需要進行電隔離。集成電路的製造，先是把矽片劃分成一定數目的相互隔離的隔離區；然後在各隔離區內製作晶體管和電阻等元件。在常規工藝中大多採用PN結隔離，即用反向PN結達到元件之間相互絕緣的目的。除PN結隔離以外，有時也採用介質隔離或兩者混合隔離法（見隔離技術）。
②雙極型集成電路中需要增添隱埋層。通常，雙極型集成電路中晶體管的集電極，必須從底層向上引出連接點，因而增加了集電極串連電阻，這不利於電路性能。為了減小集電極串連電阻，製作晶體管時在集電極下邊先擴散一層隱埋層，為集電極提供電流低阻通道和減小集電極的串聯電阻。隱埋層，簡稱埋層，是隱埋在矽片體內的高摻雜低電阻區。埋層在製作集成電路之前預先「埋置」在晶片體內。其工藝過程是：在 P型矽片上，在預計製作集電極的正下方某一區域里先擴散一層高濃度施主雜質即N+區;而後在其上再外延生長一層N型硅單晶層。於是，N型外延層將N+區隱埋在下面,再在這一外延層上製作晶體管。
③雙極型集成電路通常採用擴散電阻。電路中按電阻阻值大小選擇制備電阻的工藝，大多數是利用晶體管基區P型擴散的同時，製作每方約 150～200歐·厘米的P型擴散電阻。但是,擴散電阻存在阻值誤差大、溫度系數高和有寄生效應等缺點。除採用擴散電阻外，有時也採用硅單晶體電阻。
④雙極型集成電路元件間需要互連線，通常為金屬鋁薄層互連線。單層互連布線時難以避免交叉的位置，必要時可採用濃磷擴散低阻區，簡稱磷橋連接法。
⑤雙極型集成電路存在寄生效應。雙極型集成電路的縱向NPN晶體管，比分立晶體管多一個P型襯底層和一個PN結。它是三結四層結構。增加的襯底層是所有元件的公共襯底，增加的一個PN結是隔離結(包括襯底結)。雙極型集成電路因是三結四層結構而會產生特有的寄生效應：無源寄生效應、擴散電阻的寄生電容和有源寄生效應。隔離電容是集電極N型區與隔離槽或襯底P型區形成的PN結產生的電容。隔離和襯底接最低電位，所以這個電容就是集電極對地的寄生電容。擴散電阻的寄生電容是擴散電阻P型區與集電極外延層N型區產生的PN結電容，也屬無源寄生效應。這一PN結電容總是處於反偏置工作狀態。有源寄生效應即 PNP寄生晶體管。在電路中，NPN晶體管的基區、集電區（外延層）和襯底構成PNP寄生晶體管。在通常情況下，因PN結隔離，外延層和襯底之間總是反向偏置。只有當電路工作時,NPN管的集電結正偏，寄生PNP管才進入有源區。
工藝制備 （見彩圖）是利用PN結隔離技術制備雙極型集成電路倒相器的工藝流程，圖中包括一個NPN晶體管和一個負載電阻R。原始材料是直徑為75～150毫米摻P型雜質的硅單晶棒，電阻率ρ=10歐·厘米左右。其工藝流程是：先經過切片、研磨和拋光等工藝(是矽片制備工藝)制備成厚度約300～500微米的圓形矽片作為襯底，然後進行外延生長、氧化、光刻、擴散、蒸發、壓焊和多次矽片清洗，最後進行表面鈍化和成品封裝。

製作雙極型集成電路晶元需要經過 5次氧化，對氧化硅 (SiO2)薄層進行5次光刻，刻蝕出供擴散摻雜用的圖形窗口。最後還經過兩次光刻，刻蝕出金屬鋁互連布線和鈍化後用於壓焊點的窗口。因此，整套雙極型集成電路掩模版共有 7塊。即使通常省去鈍化工藝，也需要進行6次光刻，需要6塊掩模版。

㈤ 集成電路包括哪些元件

集成電路又包括SOP、SOJ、PLCC、LCCC、QFP、BGA、CSP、FC、MCM等。舉例如下：1、連接件（Interconnect）：提供機械與電氣連接/斷開，由連接插頭和插座組成，將電纜、支架、機箱或其它PCB與PCB連接起來；可是與板的實際連接必須是通過表面貼裝型接觸k。2、a有源電子元件(Active）：在模擬或數字電路中，可以自己控制電壓和電流，以產生增益或開關作用，即對施加信號有反應，可以改變自己的基本特性。b無源電子元件（Inactive）：當施以電信號時不改變本身特性，即提供簡單的、可重復的反應。3、異型電子元件（Odd-form）：其幾何形狀因素是奇特的，但不必是獨特的。因此必須用手工貼裝，其外殼（與其基本功能成對比）形狀是不標準的例如：許多變壓器、混合電路結構、風扇、機械開關塊等。

㈥ 雙極型集成電路的發展簡況

雙極型集成電路是在硅平面晶體管的基礎上發展起來的，最早的是雙極型數字邏輯集成電路。在數字邏輯集成電路的發展過程中，曾出現過多種不同類型的電路形式。常見的雙極型集成電路可分類如下。
DCTL電路是第一種雙極型數字邏輯集成電路，因存在嚴重的「搶電流」問題（見電阻-晶體管邏輯電路)而不實用。RTL電路是第一種有實用價值的雙極型集成電路。早期的數字邏輯系統曾採用過 RTL電路，後因基極輸入迴路上有電阻存在，限制了開關速度。此外，RTL邏輯電路的抗干擾的性能較差，使用時負載又不能多，因而被淘汰。電阻-電容-晶體管邏輯電路（RCTL）是為了改善RTL電路的開關速度而提出來的，即在RTL電路的電阻上並接電容。實際上 RCTL電路也未得到發展。DTL電路是繼 RTL電路之後為提高邏輯電路抗干擾能力而提出來的。DTL電路在線路上採用了電平位移二極體，抗干擾能力可用電平位移二極體的個數來調節。常用的 DTL電路的電平位移二極體，是用兩個硅二極體串接而成，其抗干擾能力可提高到1.4伏左右（見二極體-晶體管邏輯電路）。HTL電路是在 DTL電路的基礎上派生出來的。HTL電路採用反接的齊納二極體代替DTL電路的電平位移二極體，使電路的閾值提高到約7.4伏左右（見高閾值邏輯電路)。可變閾值邏輯電路（VTL)也是DTL電路系列中的另一種變形電路。閾值邏輯電路（TLC)是 HTL和VTL邏輯電路的總稱。TTL邏輯電路是在DTL邏輯電路基礎上演變而來，於1962年研製成功。為了提高開關速度和降低電路功耗，TTL電路在線路結構上經歷了三代電路形式的改進（見晶體管-晶體管邏輯電路)。
以上均屬飽和型電路。在進一步探索提高飽和型電路開關速度的同時，發現晶體管多餘載流子的存儲效應是一個極重要的障礙。存儲現象實質上是電路在開關轉換過程中由多餘載流子所引起。要提高電路開關速度，除了減少晶體管PN結電容，或者設法縮短多餘載流子的壽命以外，就得減少和消除晶體管內載流子存儲現象。60年代末和70年代初，人們開始在集成電路中利用熟知的肖特基效應。在TTL電路上制備肖特基勢壘二極體，把它並接在原有晶體管的基極和集電極上，使晶體管開關時間縮短到1納秒左右；帶肖特基勢壘二極體箝位的TTL門電路的平均傳輸延遲時間達2～4納秒。
肖特基勢壘二極體-晶體管-晶體管邏輯電路（STTL)屬於第三代 TTL電路。它在線路上採用了肖特基勢壘二極體箝位方法，使晶體管處於臨界飽和狀態，從而消除和避免了載流子存儲效應。與此同時，在TTL電路與非門輸出級倒相器的基極引入晶體管分流器，可以改善與非門特性。三極體帶有肖特基勢壘二極體，可避免進入飽和區，具有高速性能；輸出管加上分流器，可保持輸出級倒相的抗飽和程度。這類雙極型集成電路，已不再屬於飽和型集成電路，而屬於另一類開關速度快得多的抗飽和型集成電路。
發射極耦合邏輯電路（ECL)是電流型邏輯電路（CML)。這是一種電流開關電路，電路的晶體管工作在非飽和狀態，電路的開關速度比通常TTL電路又快幾倍。ECL邏輯電路把電路開關速度提高到 1納秒左右，大大超過 TTL和STTL電路。ECL電路的出現，使雙極型集成電路進入超高速電路范圍。
集成注入邏輯電路 (I2L)又稱合並晶體管邏輯電路（MTL)，是70年代研製成的。在雙極型集成電路中，I2L電路的集成密度是最高的。
三層結構邏輯電路（3TL)是1976年中國在I2L電路的基礎上改進而成，因有三層結構而得名。3TL邏輯電路採用NPN管為電流源，輸出管採用金屬做集電極（PNM)，不同於I2L結構。
多元邏輯電路（DYL)和雙層邏輯電路（DLL)，是1978年中國研製成功的新型邏輯電路。DYL邏輯電路線性與或門，能同時實現開關邏輯和線性邏輯處理功能。DLL電路是通過ECL和TTL邏輯電路雙信息內部變換來實現電路邏輯功能的。
此外，在雙極型集成電路發展過程中，還有許多其他型式的電路。例如，發射極功能邏輯電路（EFL)、互補晶體管邏輯電路（CTL)、抗輻照互補恆流邏輯電路（C3L)、電流參差邏輯電路（CHL)、三態邏輯電路（TSL)和非閾值邏輯電路（NTL)等。