集成電路規格

A. 有誰了解smd貼片的,想請教一下

什麼是SMD
「在電子線路板生產的初級階段，過孔裝配完全由人工來完成。首批自動化機器推出後，它們可放置一些簡單的引腳元件，但是復雜的元件仍需要手工放置方可進行

SMD
波峰焊。除SMD外還有：
SMC：表面組裝元件（Surface Mounted components）
主要有矩形片式元件、圓柱形片式元件、復合片式元件、異形片式元件。
SMD建築設計事務所
SMD建築設計事務所是世界知名的青年建築師設計事務所。SMD一直站在世界建築設計和建築工程業的最前沿，自成立以來，完成的設計項目，包括辦公大樓、銀行和金融機構、政府建築、公共建築、私人住宅、醫療機構、宗教建築、機場、娛樂和體育場所、學校建築等等。

2發展編輯
表面貼裝元件在大約二十年前推出，並就此開創了一個新紀元。從無源元件到有源元件和集成電路，最終都變成了表面貼裝器件(SMD）並可通過拾放設備進行裝配。在很長一段時間內人們都認為所有的引腳元件最終都可採用SMD封裝。

3元件編輯
分類
主要有片式晶體管和集成電路
集成電路又包括SOP、SOJ、PLCC、LCCC、QFP、BGA、CSP、FC、MCM等。
舉例如下：
1、連接件（Interconnect）：提供機械與電氣連接/斷開，由連接插頭和插座組成，將電纜、支架、機箱或其它PCB與PCB連接起來；可是與板的實際連接必須是通過表面貼裝型接觸。
2、a有源電子元件(Active）：在模擬或數字電路中，可以自己控制電壓和電流，以產生增益或開關作用，即對施加信號有反應，可以改變自己的基本特性。
b無源電子元件（Inactive）：當施以電信號時不改變本身特性，即提供簡單的、可重復的反應。
3、異型電子元件（Odd-form）：其幾何形狀因素是奇特的，但不必是獨特的。因此必須用手工貼裝，其外殼（與其基本功能成對比）形狀是不標準的例如：許多變壓器、混合電路結構、風扇、機械開關塊，等。
參數
各種SMT元器件的參數規格
Chip片電阻，電容等：尺寸規格： 0201,0402,0603,0805,1206,1210,2010，等。
鉭電容：尺寸規格： TANA,TANB,TANC,TANDSOT
晶體管：SOT23,SOT143,SOT89等

SMD
melf圓柱形元件：二極體,電阻等
SOIC集成電路：尺寸規格： SOIC08,14,16,18,20,24,28,32
QFP 密腳距集成電路PLCC集成電路：PLCC20,28,32,44,52,68,84
BGA 球柵列陣包裝集成電路：列陣間距規格： 1.27,1.00,0.80
CSP 集成電路：元件邊長不超過裡面晶元邊長的1.2倍，列陣間距<0.50的microBGA
噴嘴噴霧霧粒的統計平均直徑，有很多評價方法，通常有算術統計平均直徑，幾何統計平均直徑，不過最常用的是索泰爾平均，簡稱SMD。
其原理是將所有的霧粒用具有相同表面積和體積的均一直徑的圓球來近似，所求的圓球直徑即為索泰爾平均直徑。
由於這種統計平均很好的反映了課題的物理特性，因此在實際中應用最廣。

SMD元件(8張)

4特點編輯
組裝密度高、電子產品體積小、重量輕，貼片元件的體積和重量只有傳統插裝元件的1/10左右，一般採用SMT之後，電子產品體積縮小40%~60%，重量減輕60%~80%。
可靠性高、抗振能力強。焊點缺陷率低。
高頻特性好。減少了電磁和射頻干擾。
易於實現自動化，提高生產效率。降低成本達30%~50%。節省材料、能源、設備、人力、時間等。

5檢驗編輯

索特平均直徑
表面組裝元器件檢驗。元器件主要檢測項目包括：可焊性、引腳共面性和使用性， 應由檢驗部門作抽樣檢驗。元器件可焊性的檢測可用不銹鋼鑷子夾住元器件體浸入235±5℃ 或230±5℃的錫鍋中，2±0.2s或3±0.5s時取出。在20倍顯微鏡下檢查焊端的沾錫情況，要求元器件焊端90%以上沾錫。
作為加工車間可做以下外觀檢查：
⒈目視或用放大鏡檢查元器件的焊端或引腳表面是否氧化或有無污染物。
⒉元器件的標稱值、規格、型號、精度、外形尺寸等應與產品工藝要求相符。
⒊SOT、SOIC的引腳不能變形，對引線間距為0.65mm以下的多引線QFP器件，其引腳共面性應小於0.1mm（可通過貼裝機光學檢測）。
⒋要求清洗的產品，清洗後元器件的標記不脫落，且不影響元器件性能和可靠性（清洗後目檢）。

6理論編輯
檢查方法論：本文闡述，過程監測可以防止電路板缺陷，並提高全面質量。
檢查可以經常提醒你，你的裝配工藝是不是還有太多的變數。即使在你的製造工藝能夠達到持續的零缺陷生產之後，某種形式的檢查或者監測對於保證所希望的質量水平還是必要的。表面貼裝裝配是一系列非常復雜的事件與大量單獨行動。我們的訣竅是要建立一個平衡的檢查（inspection）與監測（monitering）的策略，而不需要進行100%的檢查。本文要討論的是檢查方法、技術和手工檢查工具，以及回顧一下自動檢查工具和使用檢查結果（缺陷數量與類型）來改善工藝與產品的質量。
檢查是一種以產品為中心的活動，而監測是以工藝為中心的活動。兩者對於一個品質計劃都是需要的，但是，長期的目標應該是少一點產品檢查和多一點工藝監測。產品檢查是被動的（缺陷已經發生），而工藝監測是主動的（缺陷可以防止） - 很明顯，預防比對已經存在的缺陷作被動反應要有價值地多。
檢查其實是一個篩選過程，因為它企圖找出不可接受的產品去修理。事實十分清楚，大量的檢查不一定提高或保證產品品質。德明（Deming）十四點中的第三點說，「不要指望大批檢查」。德明強調，一個強有力的工藝應該把重點放在建立穩定的、可重復的、統計上監測的工藝目標上，而不是大批量的檢查。檢查是一個主觀的活動，即使有相當程度的培訓，它也是一個困難的任務。在許多情況中，你可以叫一組檢查員來評估一個焊接點，但是得到幾種不同的意見。
操作員疲勞是為什麼100%檢查通常找不出每一個製造缺陷的原因，另外，這是一個成本高、無價值增值的操作。它很少達到更高產品質量和顧客滿意的所希望目標。
幾年前，我們開始了使用「過程監測」這個術語，而不是檢查員，因為我們想要將生產場所的思想觀念從被動反應轉變到主動預防。一個檢查員通常坐在裝配線的末尾，檢查產品。在一個理想的情況中，工藝監測活動是產品檢查與工藝監測之間的一個平衡 - 例如，確認正確的工藝參數正在使用，測量機器的性能，和建立與分析控制圖表。工藝監測承擔這些活動的一個領導角色；它們幫助機器操作員完成這些任務。培訓是一個關鍵因素。工藝監測員與機器操作員必須理解工藝標准（例如，IPC-A-610）、工藝監測的概念和有關的工具（例如，控制圖表、Pareto圖表等）。工藝監測員也提高產品品質和過程監測。作為製造隊伍中的關鍵一員，監測員鼓勵一種缺陷預防的方法，而不是一種查找與修理的方法。
過分檢查也是一個普遍的問題。在許多情況中，過分檢查只是由於對IPC-A-610工藝標準的錯位理解所造成的。例如，對於插入安裝的元件，許多檢查員還希望板的兩面完美的焊接圓腳，通孔完全充滿。可是，這不是IPC-A-610所要求的。檢查質量隨著檢查員的注意力緊張與集中的程度而波動。例如，懼怕（管理層的壓力）可能提高生產場所的注意力集中程度，一段時間內質量可能改善。可是，如果大批檢查是主要的檢查方法，那麼缺陷產品還可能產生，並可能走出工廠。
我們應該迴避的另一個術語是補焊（touch-up）。在正個行業，許多雇員認為補焊是一個正常的、可接受的裝配工藝部分。這是非常不幸的，因為任何形式的返工與修理都應該看作是不希望的。返工通常看作為不希望的，但它是灌輸在整個製造組織的必要信息。重要的是建立一個把缺陷與返工看作是可避免的和最不希望的製造環境。
對於多數公司，手工檢查是第一道防線。檢查員使用各種放大工具，更近地查看元件與焊接點。IPC-A-610基於檢查元件的焊盤寬度建立了一些基本的放大指引。這些指引的主要原因是避免由於過分放大造成的過分檢查。例如，如果焊盤寬度是0.25~0.50 mm，那末所希望的放大倍數是10X，如有必要也可使用20X作參考。
每個檢查員都有一種喜愛的檢查工具；有一種機械師使用的三個鏡片折疊式袖珍放大鏡是比較好的。它可以隨身攜帶，最大放大倍數為12X，這剛好適合於密間距焊接點。或許，最常見的檢查工具是顯微鏡，放大范圍10-40X。但是顯微鏡連續使用時造成疲勞，通常導致過分檢查，因為放大倍數通常超過IPC-A-610的指引。當然在需要仔細檢查可能的缺陷時還是有用的。
對於一般檢查，首選一種配備可變焦鏡頭（4-30X）和高清晰度彩色監視器的視頻系統。這些系統容易使用，更重要的是比顯微鏡更不容易疲勞。高質量的視頻系統價格不到$2000美元，好的顯微鏡價格也在這個范圍。視頻系統的額外好處是不止一個人可以看到物體，這在培訓或者檢查員需要第二種意見時是有幫助的。Edmund Scientific公司有大量的放大工具，從手持式放大鏡到顯微鏡到視頻系統。
概括起來，建立一個介於0-100%檢查的平衡的監測策略是一個挑戰。從這一點，關鍵的檢查點，我們將討論檢查設備。
自動化是奇妙的；在許多情況中，比檢查員更准確、快速和效率高。但可能相當昂貴，決定於其復雜化程度。自動化檢查設備可能會淡化人的意識，給人一個安全的錯覺。
錫膏檢查。錫膏印刷是一個復雜的過程，它很容易偏離所希望的結果。需要一個清晰定義和適當執行的工藝監測策略來保持該工藝受控。至少要人工檢查覆蓋區域和測量厚度，但是最好使用自動化的覆蓋、厚度和體積的測量。使用極差控制圖（X-bar R chart）來記錄結果。
錫膏檢查設備有簡單的3X放大鏡到昂貴的自動在線機器。一級工具使用光學或激光測量厚度，而二級工具使用激光測量覆蓋區域、厚度和體積。兩種工具都是離線使用的。三級工具也測量覆蓋區域、厚度和體積，但是在線安裝的。這些系統的速度、精度和可重復性是不同的，取決於價格。越貴的工具提供更好的性能。
對於大多數裝配線，特別是高混合的生產，首選中等水平性能，它是離線的、安裝檯面的工具，測量覆蓋面積、厚度和體積。這些工具具有靈活性，成本低於$50,000美元，一般都提供所希望數量的反饋信息。很明顯，自動化工具成本都貴得多（$75,000 - $200,000美元）。可是，它們檢查板速度更快，更方便，因為是在線安裝的。最適合於大批量、低混合的裝配線。
膠的檢查。膠的分配是另一容易偏離所希望結果的復雜工藝。與錫膏印刷一樣，需要一個清晰定義和適當執行的工藝監測策略，以保持該工藝受控。推薦使用手工檢查膠點直徑。使用極差控制圖（X-bar R chart）來記錄結果。
在一個滴膠循環的前後，在板上滴至少兩個隔離的膠點來代表每一點直徑是一個好主意。這允許操作員比較帝膠循環期間的膠點品質。這些點也可以用來測量膠點直徑。膠點檢查工具相對不貴，基本上有攜帶型或台式測量顯微鏡。還不知道有沒有專門設計用於膠點檢查的自動設備。一些自動光學檢查(AOI,automated optical inspection）機器可以調整用來完成這個任務，但可能是大材小用。
最初產品（first-article）的確認。公司通常對從裝配線上下來的第一塊板進行詳細的檢查，以證實機器的設定。這個方法慢、被動和不夠准確。常見到一塊復雜的板含有至少1000個元件，許多都沒有標記（值、零件編號等）。這使檢查困難。驗證機器設定（元件、機器參數等）是一個積極的方法。AOI可以有效地用於第一塊板的檢查。一些硬體與軟體供應商也提供送料器（feeder）設定確認軟體。
協調機器設定的驗證是一個工藝監測員的理想角色，他通過一張檢查表的幫助帶領機器操作員通過生產線確認過程。除了驗證送料器的設定之外，工藝監測員應該使用現有工具仔細地檢查最初的兩塊板。在迴流焊接之後，工藝監測員應該進行對關鍵元件（密間距元件、BGA、極性電容等）快速但詳細的檢查。同時，生產線繼續裝配板。為了減少停機時間，在工藝監測員檢查最初兩塊迴流之後的板的同時，生產線應該在迴流之前裝滿板。這可能有點危險，但是通過驗證機器設定可以獲得這樣做的信心。
X射線檢查。基於經驗，X射線對於BGA裝配不一定要強制使用。可是，它當然是手頭應該有的一個好工具，如果你買得起的話。應該推薦對CSP裝配使用它。X射線對檢查焊接短路非常好，但對查找焊接開路效果差一點。低成本的X射線機器只能往下看，對焊接短路的檢查是足夠的。可以將檢查中的物體傾斜的X射線機器對檢查開路比較好。
自動光學檢查（AOI）。十年前，光學檢查被用作可以解決每個人的品質問題的工具。後來該技術被停止不用，因為它不能跟上裝配技術的步伐。在過去五年中，它又作為一種合乎需要的技術再次出現。一個好的工藝監測策略應該包括一些重疊的工具，如在線測試（ICT）、光學檢查、功能測試和外觀檢查。這些過程相互重疊、相互補充，都不能單獨提供足夠的覆蓋率。
二維的（2-D)AOI機器可以檢查元件丟失、對中錯誤、不正確零件編號和極性反向。另外，三維（3-D）的機器可以評估焊接點的品質。一些供應商開提供台式、2-D AOI機器，價格低於$50,000美元。這些機器對於最初產品的檢查和小批量的樣品計劃是理想的。在較高性能的種類中，2-D獨立或在線機器價格在$75,000-125,000美元，而3-D機器價格$150,000-250,000美元。AOI技術有相當的前途，但是處理速度和編程時間還是一個局限因素。
數據收集是一回事，但是使用這些數據來提高性能和減少缺陷才是最終目的。不幸的是，許多公司收集一大堆數據而沒有有效地利用它。審查和分析數據可能是費力的，經常看到這個工作只由工程設計人員進行，不包括生產活動。沒有準確的反饋，生產盲目地進行。每周的品質會議對於工程設計與生產部門溝通關鍵信息和推動必要的改進可能是一個有效的方法。這些會議要求一個領導者，必須組織良好，尤其時間要短（30分鍾或更少）。在這些會議上提出的數據必須用戶友好和有意義（例如，Pareto圖表）。當確認一個問題後，必須馬上指派一個調查研究人員。為了保證一個圓滿結束，會議領導必須做准確的記錄。結束意味著根源與改正行動。

7封裝編輯
微型SMD晶圓級CSP封裝：
微型SMD是標準的薄型產品。在SMD晶元的一面帶有焊接凸起（solder bump）。微型SMD生產工藝步驟包括標准晶圓製造、晶圓再鈍化、I/O焊盤上共熔焊接凸起的沉積、背磨（僅用於薄型產品）、保護性封裝塗敷、用晶圓選擇平台進行測試、激游標記，以及包裝成帶和卷形式，最後採用標準的表面貼裝技術(SMT）裝配在PCB上。
微型SMD是一種晶圓級晶元尺寸封裝(WLCSP），它有如下特點：
⒈ 封裝尺寸與裸片尺寸大小一致；
⒉ 最小的I/O管腳；
⒊ 無需底部填充材料；
⒋ 連線間距為0.5mm；
⒌ 在晶元與PCB間無需轉接板（interposer）。
注意事項
表面貼裝注意事項：
a. 微型SMD表面貼裝操作包括：
⒈ 在PCB上印刷焊劑；
⒉ 採用標准拾放工具進行元件放置；
⒊ 焊接凸起的迴流焊及清潔（視焊劑類型而定）。
b. 微型SMD的表面貼裝優點包括：
⒈ 採用標准帶和卷封裝形式付運，方便操作（符合EIA-481-1規范）；
⒉ 可使用標準的SMT拾放工具；
⒊ 標準的迴流焊工藝。
封裝尺寸
SMD貼片元件的封裝尺寸：
公制：3216——2012——1608——1005——0603——0402
英制：1206——0805——0603——0402——0201——01005
注意：
0603有公制，英制的區分
公制0603的英制是英制0201
英制0603的公制是公制1608
還要注意1005與01005的區分
1005也有公制，英制的區分
英制1005的公制是公制2512
公制1005的英制是英制0402
像在ProtelDXP(Protel2004）及以後版本中已經有SMD貼片元件的封裝庫了，如
CC1005-0402：用於貼片電容，公制為1005，英制為0402的封裝
CC1310-0504：用於貼片電容，公制為1310，英制為0504的封裝
CC1608-0603：用於貼片電容，公制為1608，英制為0603的封裝
CR1608-0603：用於貼片電阻，公制為1608，英制為0603的封裝，與CC16-8-0603尺寸是一樣的，只是方便識別。
PCB布局
表面貼裝封裝有非焊接屏蔽界定（NSMD）和焊點屏蔽界定（SMD）兩種。與SMD方式相比，NSMD方式可嚴格控制銅蝕刻工藝並減少PCB上的應力集中點，因此應首選這種方式。
為了達到更高的離地高度，建議使用厚度低於30微米的覆銅層。30微米或以上厚度的覆銅層會降低有效離地高度，從而影響焊接的可靠性。此外，NSMD焊盤與接地焊盤之間的連線寬度不應超過焊盤直徑的三分之二。建議使用表1列出的焊盤尺寸：
採用焊盤內過孔結構（微型過孔）的PCB布局應遵守NSMD焊盤界定，以保證銅焊盤上有足夠的潤焊區從而增強焊接效果。
考慮到內部結構性能，可使用有機可焊性保護（OSP）塗層電路板處理方法，可以採用銅OSP和鎳-金鍍層：
⒈ 如果採用鍍鎳-金法（電鍍鎳，沉積金），厚度不應超過0.5微米，以免焊接頭脆變；
⒉ 由於焊劑具有表面張力，為了防止部件轉動，印製線應在X和Y方向上對稱；
⒊ 建議不使用熱空氣焊劑塗勻（HASL）電路板處理方法。
印刷工藝
絲網印刷工藝：
⒈ 模版在經過電鍍拋光後接著進行激光切割。
⒉ 當焊接凸起不足10個而且焊接凸起尺寸較小時，應盡量將孔隙偏移遠離焊盤，以盡量減少橋接問題。當焊接凸起數超過10或者焊接凸起較大時則無需偏移。
⒊ 採用3類（粒子尺寸為25-45微米）或精密焊劑印刷。
元件放置
微型SMD的放置可使用標准拾放工具，並可採用下列方法進行識別或定位：
⒈ 可定位封裝的視覺系統。
⒉ 可定位單個焊接凸起的視覺系統，這種系統的速度較慢而且費用很高。
微型SMD放置的其它特徵包括：
⒈ 為了提高放置精度，最好採用IC放置/精密間距的放置機器，而不是射片機（chip-shooter）。
⒉ 由於微型SMD焊接凸起具有自我對中（selfcentering）特性，當放置偏移時會自行校正。
⒊ 盡管微型SMD可承受高達1kg的放置力長達0.5秒，但放置時應不加力或力量盡量小。建議將焊接凸起置於PCB上的焊劑中，並深入焊劑高度的20%以上。
焊接清潔
迴流焊和清潔：
⒈ 微型SMD可使用業界標準的迴流焊工藝。
⒉ 建議在迴流焊中使用氮氣進行清潔。
⒊ 按J-STD-020標准，微型SMD可承受多達三次迴流焊操作（最高溫度為235℃），符合。
⒋ 微型SMD可承受最高260℃、時間長達30秒的迴流焊溫度，。
焊接返工
產生微型SMD返工的關鍵因素有如下幾點：
⒈ 返工過程與多數BGA和CSP封裝的返工過程相同。
⒉ 返工迴流焊的各項參數應與裝配時迴流焊的原始參數完全一致。
⒊ 返工系統應包括具有成型能力的局部對流加熱器、底部預加熱器，以及帶圖像重疊功能的元件拾放機。
質量檢測
以下是微型SMD安裝在FR-4 PCB上時的焊接點可靠性檢查，以及機械測試結果。測試包括使用菊花鏈元件。產品可靠性數據在產品的每項質檢報告中分別列出。
焊接質檢
焊接可靠性質檢：
⒈ 溫度循環：應遵循IPC-SM-785 《表面貼裝焊接件的加速可靠性測試指南》進行測試。
⒉封裝剪切：作為生產工藝的一部分，應在封裝時收集焊接凸起的剪切數據，以確保焊球（solder ball）與封裝緊密結合。對於直徑為0.17mm的焊接凸起，所記錄的每焊接凸起平均封裝剪切力約為100gm。對於直徑為0.3mm的焊接凸起，每個焊接凸起的封裝剪切力大於200gm。所用的材料和表面貼裝方法不同，所測得的封裝剪切數值也會不同。
⒊ 拉伸測試：將一個螺釘固定在元件背面，將裝配好的8焊接凸起微型SMD部件垂直上拉，直到將元件拉離電路板為止。對於直徑為0.17mm的焊接凸起來說，所記錄的平均拉升力為每焊接凸起80gm。
⒋ 下落測試：下落測試的對象是安裝在1.5mm厚PCB上具有8個焊接凸起的微型SMD封裝，焊接凸起直徑為0.17mm。在第一邊下落7次，第二邊下落7次，拐角下落8次，水平下落8次，總共30次。如果測試結果菊花鏈迴路中的阻抗增加10%以上，則視為不能通過測試。
⒌ 三點折彎測試：用寬度為100mm的測試板進行三點彎曲測試，以9.45 mm/min的力對中點進行扭轉。測試結果表明，即使將扭轉力增加到25mm也無焊接凸起出現損壞。
熱特性
按照IA/JESD51-3規定，採用低效熱傳導測試板來評估微型SMD封裝的熱特性。SMD產品的性能視產品裸片尺寸和應用（PCB布局及設計）而定。

8防潮編輯
SMD件防潮管理規定：
目的
為確保所有潮濕敏感器件在儲存及使用中受到有效的控制，避免以下兩點：
① 零件因潮濕而影響焊接質量。
② 潮濕的零件在瞬時高溫加熱時造成塑體與引腳處發生裂縫，輕微裂縫引起殼體滲漏使晶元受潮慢慢失敗，影響產品壽命，嚴重裂縫的直接破壞元件。
適用范圍
適用於所有潮濕敏感件的儲存及使用。
內容
⒊1 檢驗及儲存
⒊1.1 所有塑料封裝的SMD件在出廠時已被密封了防潮濕的包裝，任何人都不能隨意打開，倉管員收料及IQC檢驗時從包裝確認SMD件的型號及數量。必須打開包裝時，應盡量減少開封的數量，檢查後及時把SMD件放回原包裝，再用真空機抽真空後密封口。
⒊1.2 凡是開封過的SMD件，盡量優先安排上線。
⒊1.3 潮濕敏感件儲存環境要求，室溫低於30℃，相對濕度小於75%。
⒊2 生產使用
⒊2.1 根據生產進度控制包裝開封的數量，PCB、QFP、BGA盡量控制於12小時用完，SOIC、SOJ、PLCC控制於48小時內完成。
⒊2.2 對於開封未用完的SMD件，重新裝回袋內，放入乾燥劑，用抽真空機抽真空後密封口。
⒊2.3 使用SMD件時，先檢查濕度指示卡的濕度值，濕度值達30%或以上的要進行烘烤，公司使用SMD件配備濕度顯示卡一般為六圈式的，濕度分別為10%、20%、30%、40%、50%、60%。讀法：如20%的圈變成粉紅色，40%的圈仍顯示為藍色，則藍色與粉紅色之間淡紫色旁的30%，即為濕度值。
⒊3 驅濕烘乾
⒊3.1 開封時發現指示卡的濕度為30%以上要進行高溫烘乾。烘箱溫度：125℃±5℃烘乾時間5~48小時，具體的略有溫度與時間因不同廠商差異，參照廠商的烘乾說明。
⒊3.2 QFP的包裝塑料盤有不耐高溫和耐高溫兩種，耐高溫的有Tmax=135、150或180℃幾種可直接放進烘烤，不耐高溫的料盤，不能直接放入烘箱烘烤。

9要求編輯
在柔性印製電路板FPC上貼裝SMD的工藝要求：
在電子產品小型化發展之際，相當一部分消費類產品的表面貼裝，由於組裝空間的關系，其SMD都是貼裝在FPC上來完成整機的組裝的.FPC上SMD的表面貼裝已成為SMT技術發展趨勢之一.對於表面貼裝的工藝要求和注意點有以下幾點.
常規SMD貼裝
特點：貼裝精度要求不高，元件數量少，元件品種以電阻電容為主，或有個別的異型元件.
關鍵過程：1.錫膏印刷：FPC靠外型定位於印刷專用托板上，一般採用小型半自動印刷機印刷，也可以採用手動印刷，但是手動印刷質量比半自動印刷的要差.
⒉貼裝：一般可採用手工貼裝，位置精度高一些的個別元件也可採用手動貼片機貼裝.
⒊焊接：一般都採用再流焊工藝，特殊情況也可用點焊.

B. 什麼叫集成電路、集成模塊

一、概述
集成電路（integrated circuit，港台稱之為積體電路）是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體管、二極體、電阻、電容和電感等元件及布線互連一起，製作在一小塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，這樣，整個電路的體積大大縮小，且引出線和焊接點的數目也大為減少，從而使電子元件向著微小型化、低功耗和高可靠性方面邁進了一大步。
集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優點，同時成本低，便於大規模生產。它不僅在工、民用電子設備如收錄機、電視機、計算機等方面得到廣泛的應用，同時在軍事、通訊、遙控等方面也得到廣泛的應用。用集成電路來裝配電子設備，其裝配密度比晶體管可提高幾十倍至幾千倍，設備的穩定工作時間也可大大提高。
它在電路中用字母「IC」（也有用文字元號「N」等）表示。
[編輯本段]二、集成電路的分類

（一）按功能結構分類
集成電路按其功能、結構的不同，可以分為模擬集成電路、數字集成電路和數/模混合集成電路三大類。
模擬集成電路又稱線性電路,用來產生、放大和處理各種模擬信號（指幅度隨時間邊疆變化的信號。例如半導體收音機的音頻信號、錄放機的磁帶信號等），其輸入信號和輸出信號成比例關系。而數字集成電路用來產生、放大和處理各種數字信號（指在時間上和幅度上離散取值的信號。例如VCD、DVD重放的音頻信號和視頻信號）。
（二）按製作工藝分類
集成電路按製作工藝可分為半導體集成電路和薄膜集成電路。
膜集成電路又分類厚膜集成電路和薄膜集成電路。
（三）按集成度高低分類
集成電路按集成度高低的不同可分為小規模集成電路、中規模集成電路、大規模集成電路、超大規模集成電路、特大規模集成電路和巨大規模集成電路。
（四）按導電類型不同分類
集成電路按導電類型可分為雙極型集成電路和單極型集成電路,他們都是數字集成電路.
雙極型集成電路的製作工藝復雜，功耗較大，代表集成電路有TTL、ECL、HTL、LST-TL、STTL等類型。單極型集成電路的製作工藝簡單，功耗也較低，易於製成大規模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型。
（五）按用途分類
集成電路按用途可分為電視機用集成電路、音響用集成電路、影碟機用集成電路、錄像機用集成電路、電腦（微機）用集成電路、電子琴用集成電路、通信用集成電路、照相機用集成電路、遙控集成電路、語言集成電路、報警器用集成電路及各種專用集成電路。
1.電視機用集成電路包括行、場掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV/TV轉換集成電路、開關電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫處理集成電路、微處理器（CPU）集成電路、存儲器集成電路等。
2.音響用集成電路包括AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運算放大集成電路、音頻功率放大集成電路、環繞聲處理集成電路、電平驅動集成電路，電子音量控制集成電路、延時混響集成電路、電子開關集成電路等。
3.影碟機用集成電路有系統控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號處理集成電路、音響效果集成電路、RF信號處理集成電路、數字信號處理集成電路、伺服集成電路、電動機驅動集成電路等。
4.錄像機用集成電路有系統控制集成電路、伺服集成電路、驅動集成電路、音頻處理集成電路、視頻處理集成電路。
（六）按應用領域分
集成電路按應用領域可分為標准通用集成電路和專用集成電路。
(七)按外形分
集成電路按外形可分為圓形(金屬外殼晶體管封裝型,一般適合用於大功率)、扁平型(穩定性好,體積小)和雙列直插型.
[編輯本段]三、集成電路發展簡史
1.世界集成電路的發展歷史
1947年：貝爾實驗室肖克萊等人發明了晶體管，這是微電子技術發展中第一個里程碑；
1950年：結型晶體管誕生；
1950年： R Ohl和肖特萊發明了離子注入工藝；
1951年：場效應晶體管發明；
1956年：C S Fuller發明了擴散工藝；
1958年：仙童公司Robert Noyce與德儀公司基爾比間隔數月分別發明了集成電路，開創了世界微電子學的歷史；
1960年：H H Loor和E Castellani發明了光刻工藝；
1962年：美國RCA公司研製出MOS場效應晶體管；
1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技術，今天，95%以上的集成電路晶元都是基於CMOS工藝；
1964年：Intel摩爾提出摩爾定律，預測晶體管集成度將會每18個月增加1倍；
1966年：美國RCA公司研製出CMOS集成電路，並研製出第一塊門陣列（50門）；
1967年：應用材料公司（Applied Materials）成立，現已成為全球最大的半導體設備製造公司；
1971年：Intel推出1kb動態隨機存儲器（DRAM），標志著大規模集成電路出現；
1971年：全球第一個微處理器4004由Intel公司推出，採用的是MOS工藝，這是一個里程碑式的發明；
1974年：RCA公司推出第一個CMOS微處理器1802；
1976年：16kb DRAM和4kb SRAM問世；
1978年：64kb動態隨機存儲器誕生，不足0.5平方厘米的矽片上集成了14萬個晶體管，標志著超大規模集成電路（VLSI）時代的來臨；
1979年：Intel推出5MHz 8088微處理器，之後，IBM基於8088推出全球第一台PC；
1981年：256kb DRAM和64kb CMOS SRAM問世；
1984年：日本宣布推出1Mb DRAM和256kb SRAM；
1985年：80386微處理器問世，20MHz；
1988年：16M DRAM問世，1平方厘米大小的矽片上集成有3500萬個晶體管，標志著進入超大規模集成電路（ULSI）階段；
1989年：1Mb DRAM進入市場；
1989年：486微處理器推出，25MHz，1μm工藝，後來50MHz晶元採用 0.8μm工藝；
1992年：64M位隨機存儲器問世；
1993年：66MHz奔騰處理器推出,採用0.6μm工藝；
1995年:Pentium Pro, 133MHz，採用0.6-0.35μm工藝；
1997年：300MHz奔騰Ⅱ問世,採用0.25μm工藝；
1999年：奔騰Ⅲ問世，450MHz，採用0.25μm工藝，後採用0.18μm工藝；
2000年: 1Gb RAM投放市場；
2000年：奔騰4問世，1.5GHz，採用0.18μm工藝；
2001年：Intel宣布2001年下半年採用0.13μm工藝。
2.我國集成電路的發展歷史
我國集成電路產業誕生於六十年代，共經歷了三個發展階段：
1965年-1978年：以計算機和軍工配套為目標，以開發邏輯電路為主要產 品，初步建立集成電路工業基礎及相關設備、儀器、材料的配套條件；
1978年-1990年：主要引進美國二手設備，改善集成電路裝備水平，在「治散治亂」的同時，以消費類整機作為配套重點，較好地解決了彩電集成電路的國產化；
1990年-2000年：以908工程、909工程為重點，以CAD為突破口，抓好科技攻關和北方科研開發基地的建設，為信息產業服務，集成電路行業取得了新的發展。
[編輯本段]四、集成電路的封裝種類
1、BGA(ball grid array)
球形觸點陳列，表面貼裝型封裝之一。在印刷基板的背面按陳列方式製作出球形凸點用 以 代替引腳，在印刷基板的正面裝配LSI 晶元，然後用模壓樹脂或灌封方法進行密封。也 稱為凸 點陳列載體(PAC)。引腳可超過200，是多引腳LSI 用的一種封裝。 封裝本體也可做得比QFP(四側引腳扁平封裝)小。例如，引腳中心距為1.5mm 的360 引腳 BGA 僅為31mm 見方；而引腳中心距為0.5mm 的304 引腳QFP 為40mm 見方。而且BGA 不 用擔心QFP 那樣的引腳變形問題。 該封裝是美國Motorola 公司開發的，首先在攜帶型電話等設備中被採用，今後在美國有 可 能在個人計算機中普及。最初，BGA 的引腳(凸點)中心距為1.5mm，引腳數為225。現在 也有 一些LSI 廠家正在開發500 引腳的BGA。 BGA 的問題是迴流焊後的外觀檢查。現在尚不清楚是否有效的外觀檢查方法。有的認為 ， 由於焊接的中心距較大，連接可以看作是穩定的，只能通過功能檢查來處理。 美國Motorola 公司把用模壓樹脂密封的封裝稱為OMPAC，而把灌封方法密封的封裝稱為 GPAC(見OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)
帶緩沖墊的四側引腳扁平封裝。QFP 封裝之一，在封裝本體的四個角設置突起(緩沖墊) 以 防止在運送過程中引腳發生彎曲變形。美國半導體廠家主要在微處理器和ASIC 等電路中 採用 此封裝。引腳中心距0.635mm，引腳數從84 到196 左右(見QFP)。
4、C－(ceramic)
表示陶瓷封裝的記號。例如，CDIP 表示的是陶瓷DIP。是在實際中經常使用的記號。
5、Cerdip
用玻璃密封的陶瓷雙列直插式封裝，用於ECL RAM，DSP(數字信號處理器)等電路。帶有 玻璃窗口的Cerdip 用於紫外線擦除型EPROM 以及內部帶有EPROM 的微機電路等。引腳中 心 距2.54mm，引腳數從8 到42。在日本，此封裝表示為DIP－G(G 即玻璃密封的意思)。
6、Cerquad
表面貼裝型封裝之一，即用下密封的陶瓷QFP，用於封裝DSP 等的邏輯LSI 電路。帶有窗 口的Cerquad 用於封裝EPROM 電路。散熱性比塑料QFP 好，在自然空冷條件下可容許1. 5～ 2W 的功率。但封裝成本比塑料QFP 高3～5 倍。引腳中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多種規格。引腳數從32 到368。
帶引腳的陶瓷晶元載體，表面貼裝型封裝之一，引腳從封裝的四個側面引出，呈丁字形 。 帶有窗口的用於封裝紫外線擦除型EPROM 以及帶有EPROM 的微機電路等。此封裝也稱為 QFJ、QFJ－G(見QFJ)。
8、COB(chip on board)
板上晶元封裝，是裸晶元貼裝技術之一，半導體晶元交接貼裝在印刷線路板上，晶元與 基 板的電氣連接用引線縫合方法實現，晶元與基板的電氣連接用引線縫合方法實現，並用 樹脂覆 蓋以確保可靠性。雖然COB 是最簡單的裸晶元貼裝技術，但它的封裝密度遠不如TAB 和 倒片 焊技術。
9、DFP(al flat package)
雙側引腳扁平封裝。是SOP 的別稱(見SOP)。以前曾有此稱法，現在已基本上不用。
10、DIC(al in-line ceramic package)
陶瓷DIP(含玻璃密封)的別稱(見DIP).
11、DIL(al in-line)
DIP 的別稱(見DIP)。歐洲半導體廠家多用此名稱。
12、DIP(al in-line package)
雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側引出，封裝材料有塑料和陶瓷兩種 。 DIP 是最普及的插裝型封裝，應用范圍包括標准邏輯IC，存貯器LSI，微機電路等。 引腳中心距2.54mm，引腳數從6 到64。封裝寬度通常為15.2mm。有的把寬度為7.52mm 和10.16mm 的封裝分別稱為skinny DIP 和slim DIP(窄體型DIP)。但多數情況下並不加 區分， 只簡單地統稱為DIP。另外，用低熔點玻璃密封的陶瓷DIP 也稱為cerdip(見cerdip)。
13、DSO(al small out-lint)
雙側引腳小外形封裝。SOP 的別稱(見SOP)。部分半導體廠家採用此名稱。
14、DICP(al tape carrier package)
雙側引腳帶載封裝。TCP(帶載封裝)之一。引腳製作在絕緣帶上並從封裝兩側引出。由於 利 用的是TAB(自動帶載焊接)技術，封裝外形非常薄。常用於液晶顯示驅動LSI，但多數為 定製品。 另外，0.5mm 厚的存儲器LSI 簿形封裝正處於開發階段。在日本，按照EIAJ(日本電子機 械工 業)會標准規定，將DICP 命名為DTP。
15、DIP(al tape carrier package)
同上。日本電子機械工業會標准對DTCP 的命名(見DTCP)。
16、FP(flat package)
扁平封裝。表面貼裝型封裝之一。QFP 或SOP(見QFP 和SOP)的別稱。部分半導體廠家采 用此名稱。
17、flip-chip
倒焊晶元。裸晶元封裝技術之一，在LSI 晶元的電極區製作好金屬凸點，然後把金屬凸 點 與印刷基板上的電極區進行壓焊連接。封裝的佔有面積基本上與晶元尺寸相同。是所有 封裝技 術中體積最小、最薄的一種。 但如果基板的熱膨脹系數與LSI 晶元不同，就會在接合處產生反應，從而影響連接的可 靠 性。因此必須用樹脂來加固LSI 晶元，並使用熱膨脹系數基本相同的基板材料。
18、FQFP(fine pitch quad flat package)
小引腳中心距QFP。通常指引腳中心距小於0.65mm 的QFP(見QFP)。部分導導體廠家采 用此名稱。
19、CPAC(globe top pad array carrier)
美國Motorola 公司對BGA 的別稱(見BGA)。
20、CQFP(quad fiat package with guard ring)
帶保護環的四側引腳扁平封裝。塑料QFP 之一，引腳用樹脂保護環掩蔽，以防止彎曲變 形。 在把LSI 組裝在印刷基板上之前，從保護環處切斷引腳並使其成為海鷗翼狀(L 形狀)。 這種封裝 在美國Motorola 公司已批量生產。引腳中心距0.5mm，引腳數最多為208 左右。
21、H-(with heat sink)
表示帶散熱器的標記。例如，HSOP 表示帶散熱器的SOP。
22、pin grid array(surface mount type)
表面貼裝型PGA。通常PGA 為插裝型封裝，引腳長約3.4mm。表面貼裝型PGA 在封裝的 底面有陳列狀的引腳，其長度從1.5mm 到2.0mm。貼裝採用與印刷基板碰焊的方法，因而 也稱 為碰焊PGA。因為引腳中心距只有1.27mm，比插裝型PGA 小一半，所以封裝本體可製作得 不 怎麼大，而引腳數比插裝型多(250～528)，是大規模邏輯LSI 用的封裝。封裝的基材有 多層陶 瓷基板和玻璃環氧樹脂印刷基數。以多層陶瓷基材製作封裝已經實用化。
23、JLCC(J-leaded chip carrier)
J 形引腳晶元載體。指帶窗口CLCC 和帶窗口的陶瓷QFJ 的別稱(見CLCC 和QFJ)。部分半 導體廠家採用的名稱。
24、LCC(Leadless chip carrier)
無引腳晶元載體。指陶瓷基板的四個側面只有電極接觸而無引腳的表面貼裝型封裝。是 高 速和高頻IC 用封裝，也稱為陶瓷QFN 或QFN－C(見QFN)。
25、LGA(land grid array)
觸點陳列封裝。即在底面製作有陣列狀態坦電極觸點的封裝。裝配時插入插座即可。現 已 實用的有227 觸點(1.27mm 中心距)和447 觸點(2.54mm 中心距)的陶瓷LGA，應用於高速 邏輯 LSI 電路。 LGA 與QFP 相比，能夠以比較小的封裝容納更多的輸入輸出引腳。另外，由於引線的阻 抗 小，對於高速LSI 是很適用的。但由於插座製作復雜，成本高，現在基本上不怎麼使用 。預計 今後對其需求會有所增加。
26、LOC(lead on chip)
晶元上引線封裝。LSI 封裝技術之一，引線框架的前端處於晶元上方的一種結構，晶元 的 中心附近製作有凸焊點，用引線縫合進行電氣連接。與原來把引線框架布置在晶元側面 附近的 結構相比，在相同大小的封裝中容納的晶元達1mm 左右寬度。
27、LQFP(low profile quad flat package)
薄型QFP。指封裝本體厚度為1.4mm 的QFP，是日本電子機械工業會根據制定的新QFP 外形規格所用的名稱。
28、L－QUAD
陶瓷QFP 之一。封裝基板用氮化鋁，基導熱率比氧化鋁高7～8 倍，具有較好的散熱性。 封裝的框架用氧化鋁，晶元用灌封法密封，從而抑制了成本。是為邏輯LSI 開發的一種 封裝， 在自然空冷條件下可容許W3的功率。現已開發出了208 引腳(0.5mm 中心距)和160 引腳 (0.65mm 中心距)的LSI 邏輯用封裝，並於1993 年10 月開始投入批量生產。
29、MCM(multi-chip mole)
多晶元組件。將多塊半導體裸晶元組裝在一塊布線基板上的一種封裝。根據基板材料可 分 為MCM－L，MCM－C 和MCM－D 三大類。 MCM－L 是使用通常的玻璃環氧樹脂多層印刷基板的組件。布線密度不怎麼高，成本較低 。 MCM－C 是用厚膜技術形成多層布線，以陶瓷(氧化鋁或玻璃陶瓷)作為基板的組件，與使 用多層陶瓷基板的厚膜混合IC 類似。兩者無明顯差別。布線密度高於MCM－L。
MCM－D 是用薄膜技術形成多層布線，以陶瓷(氧化鋁或氮化鋁)或Si、Al 作為基板的組 件。 布線密謀在三種組件中是最高的，但成本也高。
30、MFP(mini flat package)
小形扁平封裝。塑料SOP 或SSOP 的別稱(見SOP 和SSOP)。部分半導體廠家採用的名稱。
31、MQFP(metric quad flat package)
按照JEDEC(美國聯合電子設備委員會)標准對QFP 進行的一種分類。指引腳中心距為 0.65mm、本體厚度為3.8mm～2.0mm 的標准QFP(見QFP)。
32、MQUAD(metal quad)
美國Olin 公司開發的一種QFP 封裝。基板與封蓋均採用鋁材，用粘合劑密封。在自然空 冷 條件下可容許2.5W～2.8W 的功率。日本新光電氣工業公司於1993 年獲得特許開始生產 。
33、MSP(mini square package)
QFI 的別稱(見QFI)，在開發初期多稱為MSP。QFI 是日本電子機械工業會規定的名稱。
34、OPMAC(over molded pad array carrier)
模壓樹脂密封凸點陳列載體。美國Motorola 公司對模壓樹脂密封BGA 採用的名稱(見 BGA)。
35、P－(plastic)
表示塑料封裝的記號。如PDIP 表示塑料DIP。
36、PAC(pad array carrier)
凸點陳列載體，BGA 的別稱(見BGA)。
37、PCLP(printed circuit board leadless package)
印刷電路板無引線封裝。日本富士通公司對塑料QFN(塑料LCC)採用的名稱(見QFN)。引
腳中心距有0.55mm 和0.4mm 兩種規格。目前正處於開發階段。
38、PFPF(plastic flat package)
塑料扁平封裝。塑料QFP 的別稱(見QFP)。部分LSI 廠家採用的名稱。
39、PGA(pin grid array)
陳列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陳列狀排列。封裝基材基本上都 采 用多層陶瓷基板。在未專門表示出材料名稱的情況下，多數為陶瓷PGA，用於高速大規模 邏輯 LSI 電路。成本較高。引腳中心距通常為2.54mm，引腳數從64 到447 左右。 了為降低成本，封裝基材可用玻璃環氧樹脂印刷基板代替。也有64～256 引腳的塑料PG A。 另外，還有一種引腳中心距為1.27mm 的短引腳表面貼裝型PGA(碰焊PGA)。(見表面貼裝 型PGA)。
40、piggy back
馱載封裝。指配有插座的陶瓷封裝，形關與DIP、QFP、QFN 相似。在開發帶有微機的設 備時用於評價程序確認操作。例如，將EPROM 插入插座進行調試。這種封裝基本上都是 定製 品，市場上不怎麼流通。
41、PLCC(plastic leaded chip carrier)
帶引線的塑料晶元載體。表面貼裝型封裝之一。引腳從封裝的四個側面引出，呈丁字形 ， 是塑料製品。美國德克薩斯儀器公司首先在64k 位DRAM 和256kDRAM 中採用，現在已經 普 及用於邏輯LSI、DLD(或程邏輯器件)等電路。引腳中心距1.27mm，引腳數從18 到84。 J 形引腳不易變形，比QFP 容易操作，但焊接後的外觀檢查較為困難。 PLCC 與LCC(也稱QFN)相似。以前，兩者的區別僅在於前者用塑料，後者用陶瓷。但現 在已經出現用陶瓷製作的J 形引腳封裝和用塑料製作的無引腳封裝(標記為塑料LCC、PC LP、P －LCC 等)，已經無法分辨。為此，日本電子機械工業會於1988 年決定，把從四側引出 J 形引 腳的封裝稱為QFJ，把在四側帶有電極凸點的封裝稱為QFN(見QFJ 和QFN)。
42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有時候是塑料QFJ 的別稱，有時候是QFN(塑料LCC)的別稱(見QFJ 和QFN)。部分
LSI 廠家用PLCC 表示帶引線封裝，用P－LCC 表示無引線封裝，以示區別。
43、QFH(quad flat high package)
四側引腳厚體扁平封裝。塑料QFP 的一種，為了防止封裝本體斷裂，QFP 本體製作得 較厚(見QFP)。部分半導體廠家採用的名稱。
44、QFI(quad flat I-leaded packgac)
四側I 形引腳扁平封裝。表面貼裝型封裝之一。引腳從封裝四個側面引出，向下呈I 字 。 也稱為MSP(見MSP)。貼裝與印刷基板進行碰焊連接。由於引腳無突出部分，貼裝佔有面 積小 於QFP。 日立製作所為視頻模擬IC 開發並使用了這種封裝。此外，日本的Motorola 公司的PLL IC 也採用了此種封裝。引腳中心距1.27mm，引腳數從18 於68。
45、QFJ(quad flat J-leaded package)
四側J 形引腳扁平封裝。表面貼裝封裝之一。引腳從封裝四個側面引出，向下呈J 字形 。 是日本電子機械工業會規定的名稱。引腳中心距1.27mm。
材料有塑料和陶瓷兩種。塑料QFJ 多數情況稱為PLCC(見PLCC)，用於微機、門陳列、 DRAM、ASSP、OTP 等電路。引腳數從18 至84。
陶瓷QFJ 也稱為CLCC、JLCC(見CLCC)。帶窗口的封裝用於紫外線擦除型EPROM 以及 帶有EPROM 的微機晶元電路。引腳數從32 至84。
46、QFN(quad flat non-leaded package)
四側無引腳扁平封裝。表面貼裝型封裝之一。現在多稱為LCC。QFN 是日本電子機械工業 會規定的名稱。封裝四側配置有電極觸點，由於無引腳，貼裝佔有面積比QFP 小，高度 比QFP 低。但是，當印刷基板與封裝之間產生應力時，在電極接觸處就不能得到緩解。因此電 極觸點 難於作到QFP 的引腳那樣多，一般從14 到100 左右。 材料有陶瓷和塑料兩種。當有LCC 標記時基本上都是陶瓷QFN。電極觸點中心距1.27mm。
塑料QFN 是以玻璃環氧樹脂印刷基板基材的一種低成本封裝。電極觸點中心距除1.27mm 外， 還有0.65mm 和0.5mm 兩種。這種封裝也稱為塑料LCC、PCLC、P－LCC 等。
47、QFP(quad flat package)
四側引腳扁平封裝。表面貼裝型封裝之一，引腳從四個側面引出呈海鷗翼(L)型。基材有 陶 瓷、金屬和塑料三種。從數量上看，塑料封裝占絕大部分。當沒有特別表示出材料時， 多數情 況為塑料QFP。塑料QFP 是最普及的多引腳LSI 封裝。不僅用於微處理器，門陳列等數字 邏輯LSI 電路，而且也用於VTR 信號處理、音響信號處理等模擬LSI 電路。引腳中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多種規格。0.65mm 中心距規格中最多引腳數為304。
日本將引腳中心距小於0.65mm 的QFP 稱為QFP(FP)。但現在日本電子機械工業會對QFP 的外形規格進行了重新評價。在引腳中心距上不加區別，而是根據封裝本體厚度分為 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三種。
另外，有的LSI 廠家把引腳中心距為0.5mm 的QFP 專門稱為收縮型QFP 或SQFP、VQFP。 但有的廠家把引腳中心距為0.65mm 及0.4mm 的QFP 也稱為SQFP，至使名稱稍有一些混亂 。 QFP 的缺點是，當引腳中心距小於0.65mm 時，引腳容易彎曲。為了防止引腳變形，現已 出現了幾種改進的QFP 品種。如封裝的四個角帶有樹指緩沖墊的BQFP(見BQFP)；帶樹脂 保護 環覆蓋引腳前端的GQFP(見GQFP)；在封裝本體里設置測試凸點、放在防止引腳變形的專 用夾 具里就可進行測試的TPQFP(見TPQFP)。 在邏輯LSI 方面，不少開發品和高可靠品都封裝在多層陶瓷QFP 里。引腳中心距最小為 0.4mm、引腳數最多為348 的產品也已問世。此外，也有用玻璃密封的陶瓷QFP(見Gerqa d)。
48、QFP(FP)(QFP fine pitch)
小中心距QFP。日本電子機械工業會標准所規定的名稱。指引腳中心距為0.55mm、0.4mm 、 0.3mm 等小於0.65mm 的QFP(見QFP)。
49、QIC(quad in-line ceramic package)
陶瓷QFP 的別稱。部分半導體廠家採用的名稱(見QFP、Cerquad)。
50、QIP(quad in-line plastic package)
塑料QFP 的別稱。部分半導體廠家採用的名稱(見QFP)。
51、QTCP(quad tape carrier package)
四側引腳帶載封裝。TCP 封裝之一，在絕緣帶上形成引腳並從封裝四個側面引出。是利 用 TAB 技術的薄型封裝(見TAB、TCP)。
52、QTP(quad tape carrier package)
四側引腳帶載封裝。日本電子機械工業會於1993 年4 月對QTCP 所制定的外形規格所用 的 名稱(見TCP)。
53、QUIL(quad in-line)
QUIP 的別稱(見QUIP)。
54、QUIP(quad in-line package)
四列引腳直插式封裝。引腳從封裝兩個側面引出，每隔一根交錯向下彎曲成四列。引腳 中 心距1.27mm，當插入印刷基板時，插入中心距就變成2.5mm。因此可用於標准印刷線路板 。是 比標准DIP 更小的一種封裝。日本電氣公司在台式計算機和家電產品等的微機晶元中采 用了些 種封裝。材料有陶瓷和塑料兩種。引腳數64。
55、SDIP (shrink al in-line package)
收縮型DIP。插裝型封裝之一，形狀與DIP 相同，但引腳中心距(1.778mm)小於DIP(2.54 mm)，
因而得此稱呼。引腳數從14 到90。也有稱為SH－DIP 的。材料有陶瓷和塑

C. 晶元生產線的6英寸，8英寸。12英寸。40英寸。是什麼意思

是指圓晶直徑尺寸。

晶圓是最常用的半導體材料，按其直徑分為4英寸、5英寸、6英寸、8英寸等規格，近來發展出12英寸甚至研發更大規格（14英寸、15英寸、16英寸、……20英寸以上等）。晶圓越大，同一圓片上可生產的IC就越多，可降低成本；

但對材料技術和生產技術的要求更高。一般認為硅晶圓的直徑越大，代表著這座晶圓廠有更好的技術.在生產晶圓的過程當中，良品率是很重要的條件。

(3)集成電路規格擴展閱讀：

數字集成電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯門、觸發器、多任務器和其他電路。這些電路的小尺寸使得與板級集成相比，有更高速度，更低功耗（參見低功耗設計）並降低了製造成本。這些數字IC，以微處理器、數字信號處理器和微控制器為代表，工作中使用二進制，處理1和0信號。

模擬集成電路有，例如感測器、電源控制電路和運放，處理模擬信號。完成放大、濾波、解調、混頻的功能等。通過使用專家所設計、具有良好特性的模擬集成電路，減輕了電路設計師的重擔，不需凡事再由基礎的一個個晶體管處設計起。

集成電路可以把模擬和數字電路集成在一個單晶元上，以做出如模擬數字轉換器和數字模擬轉換器等器件。這種電路提供更小的尺寸和更低的成本，但是對於信號沖突必須小心。

D. 簡述集成電路的設計要求

集成電路設計的流程一般先要進行軟硬體劃分，將設計基本分為兩部分：
晶元硬體設計和軟體協同設計。
 晶元硬體設計包括：
 1.功能設計階段。
 設計人員產品的應用場合，設定一些諸如功能、操作速度、介面規格、
環境溫度及消耗功率等規格，以做為將來電路設計時的依據。更可進一步規劃
軟體模塊及硬體模塊該如何劃分，哪些功能該整合於SOC內，哪些功能可以
設計在電路板上。
 2.設計描述和行為級驗證供能設計完成後，可以依據功能將SOC劃分
為若干功能模塊，並決定實現這些功能將要使用的IP核。此階段將接影響了
SOC內部的架構及各模塊間互動的訊號，及未來產品的可靠性。決定模塊之
後，可以用VHDL或Verilog等硬體描述語言實現各模塊的設計。接著，利用
VHDL或Verilog的電路模擬器，對設計進行功能驗證(functionsimulation，或
行為驗證behavioralsimulation)。注意，這種功能模擬沒有考慮電路實際的延
遲，但無法獲得精確的結果。
 3.邏輯綜合確定設計描述正確後，可以使用邏輯綜合工具(synthesizer)進
行綜合。綜合過程中，需要選擇適當的邏輯器件庫(logiccelllibrary)，作為合成
邏輯電路時的參考依據。