單元電路設計

❶ 怎麼設計電路圖

業前提條件的方法，人為拉高學校的論文發表數量，其他學校紛紛跟進，使這種本質上違法的行為，成為高校的新慣例。研究生做不出論文，就買，不僅買論文，而且買版面，各個學術期刊，因此出賣版面，蔚然成風，進一步敗壞了學術期刊的質量。現在的狀況是，跟中國有全世界最多的大學生相匹配，中國也有世界上最大的論文發表量，但科研競爭力卻呈逐年下降的趨勢，基礎工業能力沒有實質提高，依然落後於發達國家數十年。核心期刊和論文發表如此，所謂的課題也如此。往往官越大，課題就越多，當然也就越沒有時間做（這是假定他們都有學問的前提下），只能讓學生做，因此研究生們就成了導師的打工仔，廉價勞動力，這樣的課題，能有什麼質量，可想而知。從教師的基礎水平、道德底線、創新能力、責任心、起碼的道義感，從中國自行車與發達國家的自行車的每一個細節的比較就可以清楚區別了， 這樣的課題和論文的實質水平你自己就清楚了。學校的教師，在定期的考評面前，必須拿出東西來湊數，否則就會下崗。當然，如果產量高，也有獎勵，尤其是在所謂A級B級刊物上發文章，獎金甚為可觀。掃黑跟反貪腐要結合嗎？那麼反恐跟反貪腐需要結合嗎？請你說一說對目前世界經濟危機成因的看法所以要嚴厲打擊政治流氓、學術流氓、經濟詐騙、黑社會頭子四位一體的惡棍什麼是資產階級自由化？就是教授不能從基礎做起，依靠從國外進口模塊、試劑、集成電路、計算機、儀器設備集成，還要挾政府放血，支持「高科技」，就是消耗、浪費社會資源。中國稀缺什麼樣的設備和技術病態的知識分子不缺進口國際上最先進的設備、分析儀器，例如哈斯齒輪加工設備這些頂尖的設備，中國進口了許多；不缺巨額研究經費。就是不能以此為基礎製造頂級機械裝備母機。下一代鍵盤的第二次原型是在馬路邊手工製造的，中國人以參觀者身份提到展覽會上違法展示給攤位的日本人看，他們馬上就要放在他們的展台上，進行攝像；日本大公司動用十多名中國技術人員將過百頁基礎資料翻譯後送回本土。而 僑8辦 強迫設計製造者提前退休，設計製造者20多年來都沒有儀器設備、工作經費、沒有工作場所；具有高額科研經費的高職稱、高學歷的無論在工程技術上、理論分析上，都不能超越這個台階。你說中國還缺什麼？蔣述卓指責本人經常當場即興回答學生在畢業論文、創新工程中遇到的問題，搶盡風頭，從設計技巧、加工工業、演算法、專利文件撰寫規則無所不包，而他手下高學歷、高職稱的人物沒文化，瞠目結舌，受到壓力，就施行逆淘汰，強迫本人提前下崗失業。這就是破壞基礎教育，打擊創新。
樓上扔東西扔到底樓（我們住在底樓），臟亂差，我們想給樓上的住戶貼紙條，叫他們不要亂扔垃圾，寫什麼好
通告：1）本人的小舅子在公安廳警犬訓練基地，即將定期在本樓道進行基礎訓練，具體方式是對扔到樓下的物體吸取氣味特徵，然後向樓上逐層搜索，尋找匹配符合的住戶；首先對該住戶的門口確認，再對該住戶的人體氣味特徵進行確認。進攻性大型犬類對於人類有威脅，為了你的生命安全，請在驗證過程中保持鎮定，遏制多餘的動作和語言，以保證您的生命安全。每星期有幾天，該警犬會在你的門口守候你的到來，你可以有禮貌地回應喲。
2）公安大學物證鑒定專業即將在此進行DNA生物特徵識別工作，檢材是樓上扔下了的食物、毛發、煙蒂、牙簽；因為生物DNA特徵是比指紋、住址、家庭電話、生存必須客戶資料更高級的私人信息，能預測你的未來疾病、癌症、性格等各種致命的缺陷，在公布前，請樓上用戶前來認領為盼。3）提取到您的指紋也將公開，他人可以在指紋識別裝置上模仿你的活體指紋，如有意見，請盡快來訪，提出你的申請和要求為盼。4）每隔三層樓安裝微波、紅外、超聲波綜合定位測試儀器，對空間移動物體進行實時定位、攝影與記錄存檔，並且用高壓射流、控制爆炸、激光束消滅、燒毀空間移動的雜物，為了您的安全，請主動避讓激光束，以免遭到不測。

❷ 分析論述數字鍾電路安裝元器件清單及安裝工藝要求

1說明系統實現的功能，應達到技術指標，進行方案論證，確定設計方案。
1.1畫出電路圖，說明各部分電路的工作原理，初步選定所使用的各種器件的主要參數及型號，列出元器件明細表。
1.2 系統中包含的中、小規模集成電路的種類至少在六種以上。
2.模擬模擬
⑴根據理論設計用multisim 7在計算機上進行模擬。驗證所設計方案的正確性。
⑵分析電路的工作原理，寫出模擬報告。
3.安裝調試部分 ⑴實現所設計的小型數字系統，並進行單元測試和系統調試。完成系統功能。 ⑵若系統出現故障，排除系統故障，分析並記錄系統產生故障的原因，並將此部分內容寫在報告中。
4.寫出課程設計總結報告(要求報告為A4紙20頁以上，並列印)。 報告應包括以下內容：
摘要（300~400字）
目錄
1.概述
2.課程設計任務及要求
2.1 設計任務
2.2 設計要求
3.理論設計
3.1方案論證
3.2 系統設計
3.2.1 結構框圖及說明
3.2.2 系統原理圖及工作原理
3.3 單元電路設計
3.3.1單元電路工作原理
3.3.2元件參數選擇
4.軟體模擬
4.1 模擬電路圖
4.2 模擬過程
4.2 模擬結果
5.安裝調試
5.2 安裝調試過程
5.3 故障分析
6.結論
7.使用儀器設備清單
8.參考文獻。
9.收獲、體會和建議。

❸ 可調直流穩壓電源設計的單元電路設計和參數計算

可調直流穩壓電源，調節的是采樣電壓的分壓比，從而實現輸出電壓調整。該電源由調整管，電壓基準，比較器，采樣電阻和電位器組成。計算，就是算分壓比乘以參考電壓，以及電阻，調整管功率，輸入輸出電容大小，紋波大小。

❹ 電子電路的單元電路設計

單元電路是整機的一部分，只有把各單元電路設計好才能提高整機設計水平。
每個單元內電路容設計前都需明確各單元電路的任務，詳細擬定出單元電路的性能指標，與前後級之間的關系，分析電路的組成形式。具體設計時，可以模仿傳輸的先進的電路，也可以進行創新或改進，但都必須保證性能要求。而且，不僅單元電路本身要設計合理，各單元電路間也要互相配合，注意各部分的輸入信號，輸出信號和控制信號的關系。

❺ 模電課程設計——溫度測量電路

我幫你設計原理圖吧設計方案選擇你自己列吧原理很簡單的

❻ 定製集成電路的設計和製作方法

按照用戶需要而專門設計製作的集成電路。定製集成電路有別於已經大量生產並標准化的通用集成電路。通用集成電路並不能滿足全部用戶的需要，研製新的電子系統常常需要各種各樣具有特殊功能或特殊技術指標的集成電路。
解決這個問題的途徑通常有三：①用中、小規模集成電路和分立元件組合成新電路；②利用標准微處理器或微控制器編制軟體的辦法來實現所要求新電路的功能；③定製集成電路。其中定製集成電路已經成為集成電路發展的一個重要方面。定製集成電路按製作方式分為全定製集成電路和半定製集成電路。 採用這種方法設計定製集成電路要使用計算機輔助設計系統。事先將各種典型功能的單元電路設計好，並存進計算機的存儲器內備用。設計定製集成電路時,可按需要將其調出顯示在熒光屏上,用光筆或鍵盤進行編輯，組成符合要求的集成電路，並用計算機對此電路的參量進行模擬計算。在得到符合要求的設計後，配合圖形發生器製作掩模版，並轉入晶元工藝加工。由於設計的全過程都借用計算機,效率很高,可節省大量人力和時間，制出的電路技術性能也比較理想。但是，這種方法必須有較好的計算機輔助設計系統，還要預先儲備具有各種功能的單元電路才能實現。
設計電路版圖時，為便於布局和布線，各種功能的單元電路版圖都採用同一高度（寬度可不相同），以便於在設計電路時將所需的單元電路象積木塊似的組合在一起，再在布線通道中互連，形成預期的定製集成電路。這種設計法稱為標准單元設計法或多單元設計法，亦稱積木塊式設計法。用這種方法製作的集成電路，在工藝加工方面與全定製集成電路相似，所以又稱「假全定製集成電路」。 利用已有的可編程序邏輯陣列 （PLA）電路也可改制為所需的定製集成電路。由於可編程序邏輯陣列電路的掩模版是可編程序的，定製這類集成電路時，只須按要求改變一塊連接線的掩模版，再進行後步工序加工即可。此項工作也可藉助於計算機輔助設計系統，以節省人力和時間。這種電路測試容易，修改設計或改變電路功能也很方便。但制出的集成電路速度不高，晶元上元件利用率也不高，制出新的電路在功能與性能上不可能有很大的改變。這種方法常用於數字電路系統中的控制邏輯部分。
參考書目 SaburoMurogo, VLSI Design, John Wiley & Sons,New York,1982.

❼ 求通信工程課程設計（要求如下，麻煩各位熱心網友幫個忙吧）

10****[email protected]
我們做過，給分吧……

❽ 電子線路設計的原則，步驟，方法（詳細的）

就一般而言，電子電路的設計方法基本包括：總體方案的選擇、單元電路的確定、元器件的選擇和參數的計算。
一、總體方案的選擇

根據設計的任務、要求和條件，採用具有一定功能的若干電源電路構成一個整體，以實現各項性能指標的過程。此過程的基本步驟是：提出方案、分析比較和做出選擇，一般可用方框圖表示方案的基本原理，必要時可畫出具體的電路，因此應注意：

1、針對關繫到電路全局的主要問題，多提一些不同方案，及並深入分析和比較，做出合理的選擇。 2、各框圖的構成應該考慮到實現的可能性，對關鍵的、沒有絕對的方框中的電路有必要進行設計實驗，以滿足設計要求。

3、方框電路的選擇，啊既然四要考慮數字電路，也要考慮模擬電路，應根據具體問題，提出不同方案充分論證，得到正確的結論。

4、選擇最優設計方案，需要在分析論證和具體設計過程中不斷改進和完善，才能達到"性能可靠，降低成本，減少功耗"的目的，有時可能出現一些反復。但應避免方案上的大反復，以避免浪費人力物力。

二、電源電路設計

在確定單元電路的過程中，首先明確對各單元的要求，擬訂出主要單元電路的性能指標；其次是要注意各單元電路之間的相互配合和連接，不能增加電路的復雜性；最後再分別設計各電源電路的結構形式、元器件的選擇和參數計算等。缺點各單元電路的步驟是：明確要求，選擇電路的和計算參數，再次過程中應考慮以下兩點。

1、可自行設計也可直接引用已成型的單元電路，但不能盲目照搬，必要時還要進行某些改動。

2、要明確各電源電路與總體電路的關系，獨立單元電路有時可能從局部考慮更好，但從總局考慮，卻不一定合理。因此，應注意從全局出發選擇合適的元器件，組合最好的電路單元。

三、元器件的選擇

從某種意義上講，電子線路的設計，就是選擇最合適的元器件，並不把它們最好的組合起來，因此，如何選擇元器件，也是設計過程的重要一環。在元器件的選擇過程中主要應考慮的問題是：

1、根據具體的要求所選擇的方案中，需要什麼樣的元器件，每個元器件具有那些功能和什麼樣的性能指標。

2、一般應優先選擇集成電路，因集成電路應用廣泛能簡化設計，並使得裝配、調試和維修方便，同時還能減小電子設備的體積和降低成本,提高電子設備的可靠性。對集成電路應明確以下幾點：

① 熟悉集成電路典型產品的型號、性能及價格等，以便選擇合適的集成電路。

②在雙列直插式、扁平式和單列直插式三種常見封裝方式中應以便與裝配、調試和維修原則選擇。

③ 同一種功能的數字集成電路，可能有TTL產品，又有CMOS產品，業務還有ECL產品選擇時應根據他們各自的特點、性能和設計電路要求的應用場合，靈活掌握。如CMOS器件功耗低，供電電源范圍比TTL器件的要求寬。

四、元器件件參數的計算

在電子電路設計過程中，需要計算某些參數，以挑選元器件。具體的要求是：運用分析方法、弄清電路原理和用好計算公式。計算元器件參數時應注意：

1、 格元器件的額定電流、電壓、頻率和功耗等，應在允許的范圍內；在規定的條件下能正常工作，並能使電路達到性能標要求，且留有適當餘量。
2、 計算參數時，對於環境溫度、電網電壓等工作條件應按最不利的情況考慮。

對於晶體三極體的極限參數，如BVCEO一般迎接電源電壓的1.5倍左右考慮。

在保證電路性能的前提條件下，應盡可能的降低成本、功耗、體積和減少元器件的品種等，並為裝配、調試和維修創造便利條件。

❾ 數字鍾設計

數字電子時鍾課程設計
題目： 數字電子時鍾課程設計
目 錄
一、設計任務及設計要求…………………………………………（3）
二、設計方案論證 ………………………….. …………. （3）
1.總體方案及框圖
2.各部分論證
三、單元電路設計…………………………………………………（4）
1.振盪器 ………………………………………………………（4）
2. 秒、分、時計數器…………………………………………（5）
3. 顯示解碼/驅動器和LED七段數碼顯示管……………….（6）
4. 分頻器……………………………………………………（7）
5. 報時電路…………………………………………………（9）
四、總體電路設計及原理………………………………………（13）
五、元器件明細表………………………………………………（10）
六、心得體會……………………………………………………（11）
七、參考文獻……………………………………………………（11）
一、設計任務及設計要求
1.設計任務
數字電子鍾的邏輯電路
2.設計要求
（1）由晶振電路產生1HZ的校準秒信號。
（2）設計一個有「時」、「分」、「秒」（23小時59分59秒）顯示切且具有校時、校分、校秒的功。
（3）整點報時功能。要求整點差10秒開始每隔1秒鳴叫一次，共五次，每次持續時間為一秒，前五次為500赫茲的聲音，最後依次為1000赫茲的聲音。
（4）用中小規模集成電路組成電子鍾，並在實驗箱上進行組裝和調試。
（5）劃出框圖和邏輯電路圖，寫出設計，實驗總結報告。
二、設計方案論證
數字鍾原理框圖如圖1所示，電路一般包括以下幾個部分：振盪器、分頻器、解碼顯示電路、時分秒計數器、校時電路、報時電路。
圖一
對於各個部分而言
 數字鍾計時的標准信號應該是頻率相當穩定的1HZ秒脈沖，所以要設置標准時間源。
 數字鍾計時周期是24小時，因此必須設置24小時計數器，他應由模為60的秒計數器和分計數器及模為24的時計數器組成，秒、分、時由七段數碼管顯示。
 為使數字鍾走時與標准時間一致，校時電路是必不可少的。設計中採用開關控制校時直接用秒脈沖先後對「時」「分」「秒」計數器進行校時操作。
 能進行整點報時。在從59分50秒開始，每隔2秒鍾發出一次低音「嘟」的信號，連續五次，最後一次要求最高音「嘀」的信號，此信號結束即達到正點。
三、單元電路設計
1. 各獨立功能部件的設計
（1） 、振盪器
振盪器是計時器的核心，其作用是產生一個標准頻率的脈沖信號振盪頻率的精度和
穩定度決定了數字鍾的質量。第一種方
案採用石英晶體振盪器，如圖二。使用
振盪頻率為32768HZ的石英晶體和反
向器構成一個穩定性極好、精度較高
的時間信號源。改變電容C可以

圖 二 石英晶體振盪器
振盪器的頻率進行微調，再通過一個反相器，輸出32768HZ的方波將此方波的頻率進行15次二分頻後，在輸出端剛好可得到頻率為1HZ的脈沖信號。
第二種方案如圖三採用集成電路555定時器與RC組成的多諧振盪器。輸出的脈沖頻率為fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若參數選擇：R1=R2=10K歐姆，C1=47uF時，可以得到秒脈沖信號。
圖三 方波信號發生器
附555定時器的功能表
輸 出 輸 出
閥值輸入（v11） 觸發輸入（v12） 復位（RD） 輸出（VO） 發電管T
× × 0 0 導通
<2/3VCC <1/3VCC 1 1 截止
>2/3VCC >1/3VCC 1 0 導通
<2/3VCC >1/3VCC 1 不變 不變
（2） 秒、分、時計數器
U1到U6 六個74LS161構成數字鍾的秒、分、時計數器。
 U1、U2共同構成秒計數器，它由兩個74LS161構成六--十進制的計數器，如圖四。U1作為秒個位十進制計數器，它的復位輸入RD、和置位輸入LD都接低電平，秒信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U2秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示解碼/驅動器。
U2作為秒十位六進制計數器，它的計數脈沖輸入受到秒個位U1的控制，其計數器使能端EP、ET與U1的輸出端C相連接。當U2計數器計到0011，即清零信號到復位輸入端時，Q1、Q2、Q3、Q4輸出的都是零。Q1、Q2、Q3、Q4作為秒十位的計時值送至秒十位七段顯示解碼/驅動器。
 U3 、U4分別構成分個位十進制和分十位六進制計數器，如圖四。U3、U4與U1、U2的連接方法相似。當計數器輸出為01011001狀態，U3（U1）、U4（U2）的LD端同時為「0」，使計數器立即返回到00000000狀態。這樣就構成了六十進制計數器。
圖四 六十進制計數器
 U5、U6共同構成時計數器，它由兩個74LS161構成六十進制的計數器
如圖五。U5作為時十位計數器，它的復位輸入RD、和置位輸入LD都接低電平，時信號脈沖作為計數脈沖輸入到CP1端，輸出端C控制U6秒十位計數器的計數脈沖輸入。Q1、Q2、Q3、Q4作為秒個位的計時值送至秒個位七段顯示解碼/驅動器。當計數器輸出為00100100狀態，U5、U6的LD端同時為「0」，使計數器立即返回到00000000狀態。這樣就構成了二十四進制計數器。
U12
圖五 二十四進制計數器
（3） 顯示解碼/驅動器和LED七段數碼顯示管
六個74LS248集成電路構成數字鍾的七段數碼顯示管顯示解碼/驅動器。74LS248七段顯示解碼器輸出高電平有效，將8421BCD碼譯成七段（a、b、c、d、e、f、g）輸出，用以直接驅動LED七段數碼顯示對應的十進制數。74LS248的顯示功能：
顯示功能見功能表的上半部分。[DCBA]是二進制碼輸入，要正確的執行顯示功能，有關的功能端必須接合適的邏輯電平，這些功能端的作用隨後介紹。對於0～9輸入，[DCBA]相當BCD8421碼。當超過9以後，解碼器仍然有字型輸出，具體見圖六。當[DCBA]=1111時，數碼管熄滅。實驗時要在筆劃段電極串聯電阻，以保護LED數碼管。
表1 中規模顯示解碼器74LS248的功能表
圖六 74LS248顯示字型與輸入的對應關系
如圖七，六個LED七段數碼顯示管利用不同發光段組合的方式顯示不同數碼，都採用+5V電源作為每段發光二極體的驅動電源。需要發光的段為高電平，不發光的段為低電平。設計中採用共陰極數碼管，每段發光二極體的正向降壓，隨顯示光的顏色有所不同，通常約2V～3V，點亮電流在5～10mA。六個LED七段數碼顯示管分別顯示秒個位、十位；分個位、十位；時個位、十位的計數十進制數

圖七 顯示解碼/驅動器和數碼顯示管
（4）分頻器
分頻器電路是由三個74LS90構成，如圖八。74LS90是非同步十進制計數器，它由一個一位二進制計數器和一個非同步五進制計數器組成。將QA與CP2相連，計數脈沖由CP1端輸入，輸出由QA～QD引出，即得到十進制計數器。只有在復位輸入R0(1)= R0(2)=0和置位輸入S9(1)= S9(2)=0時，才能夠在計數脈沖（下降沿）作用下實現二—五—十進制加計算。因為要對輸入的脈沖進行三次10分頻，三片74LS90的復位輸入R0(1)、 R0(2)和置位輸入S9(1) 、S9(2)都接低電平。振盪器輸出的方波脈沖計數器作為U1的CP1端的輸入時鍾脈沖，U1的QD端的輸出脈沖作為U2的CPA端的輸入時鍾脈沖，U2的QD端的輸出脈沖作為U3的CP1端的輸入時鍾脈沖，U3的QD端的輸出脈沖fO=fS/103¬¬¬¬¬¬¬=1HZ，即為秒信號方波脈沖，成為秒、分、時計數器的計數脈沖和時間校準信號。
將JK觸發器的J、K端都接在高電平，Qn+1=JQn+KQn=Qn,每輸入一個時鍾脈沖後，觸發器翻轉一次，觸發器處於計數狀態。經過觸發器的二分頻，Q端輸出為500HZ的脈沖作為低音脈沖。
經過U1、U2計數器的二次十分頻，輸出的脈沖頻率為10HZ，作為秒校時脈沖。

圖八 分頻器
附74LS90二—五—十進制計數器功能圖
復位輸入 置位輸入 輸出
R0(1) R0(2) S9(1) S9(2) QA QB QC QD
H H L × L L L L
H H × L L L L L
× × H H H L L H
L × L × 計數
L × × L 計數
× L L × 計數
× L × L 計數

JK觸發器的功能表
J K Qn Qn+1 說明
0 0 0 0 輸出狀態不變
1 1
0 1 0 0 輸出狀態與J端狀態相同
1 0
1 0 0 1 輸出狀態與K端狀態相同
1 1
1 1 0 1 每輸入一個脈沖輸出狀態改變一次
1 0

（五）報時電路
整點報時電路要求在每個整點發出音響，因此需要對每個整點進行時間解碼，以其輸出驅動音響控制電路。如圖九。
若要在每一整點發出五低音、一高音報時，需要對59分50秒到59分59秒進行時間解碼。QD4～QA4是分十位輸出，QD3～QA3是分個位輸出，QD2～QA2是秒十位輸出，QD1～QA1秒個位輸出。在59分時，A= QC4 QA4 QD3 QA3=1；在50秒時，B= QC2 QA2=1；秒個位為0、2、4、6、8秒時，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1僅在59分50秒、52秒、54秒、56秒、58秒時等於1，故可以用F1作低音的控制信號。
當計數器每計到59分59秒時，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此時F2=AD=1。把F2接至JK觸發器控制端J端，CP端加秒脈沖，則再計1秒到達整點時F3=1,故可用F3作一次高音控制信號。
用F1控制5次低音、F3控制高音，經音響放大器放大，每當「分」和「秒」計數器累計到59分50、52、54、56、58秒發出頻率為500HZ的五次低音，0分0秒時發出頻率為1000HZ的一次高音，每次音響的時間均為一秒鍾，實現了整點報時的功能。

圖九 整點報時電路
四、原理圖（見最後一頁）
五、元器件明細表
序號 元器件名稱 型號規格 數量（個） 備注
U0 集成定時器 5G555定時器 1 構成多諧振盪器
U1～U6 同步加法計數器 74161 6 構成模加法計數器
U7～U9 非同步十進制計數器 74LS90 3 構成分頻器
U10 七端顯示解碼器 74LS248 6 分別顯示秒、分、時的數字
U11～U12 與非門 多輸入與非門 2
U13 J-K觸發器 1
C1、C2 電容 2 C1=C2=104pf
R1 R2 電阻 2 R1 =2K、R2=5.1K
R、R` 電阻 2 R=1k,R`=47
U14 U20 門器件 非門 1
U15～U19 門器件 與門 6 多輸入與門
U21～U23 門器件 與非門 3 多輸入與非門
U24 觸發器 J-K觸發器 1
U25 晶體三級管 1
U26 喇叭 1 實現鬧鈴
六、設計體會
在整個課程設計完後，總的感覺是：有收獲。以前上課都是上一些最基本的東西，而現在卻可以將以前學的東西作出有實際價值的東西。在這個過程中，我的確學得到很多在書本上學不到的東西，如：如何利用現有的元件組裝得到設計要求，如何找到錯誤的原因，如何利用計算機來畫圖等等。但也遇到了不少的挫折，有時遇到了一個錯誤怎麼找也找不到原因所在，找了老半天結果卻是晶元的管腳接錯了，有時更是忘接電源了。在學習中的小問題在課堂上不可能犯，在動手的過程中卻很有可能犯。特別是在接電路時，一不小心就會犯錯，而且很不容易檢查出來。但現在回過頭來看，還是挺有成就感的。

❿ 設計電子電路的基本步驟方法

設計電子電路的基本步驟方法

實際的電子電路往往是很復雜的,是由多種基本電路組合而成,設計時要根據具體情況,遵循一些規律去合理地設計電路的形式。下面，我為大家分享設計電子電路的基本步驟方法，希望對大家有所幫助!

明確設計任務要求

充分了解設計任務的具體要求如性能指標、內容及要求，明確設計任務。

方案選擇

根據掌握的知識和資料，針對設計提出的任務、要求和條件，設計合理、可靠、經濟、可行的設計框架，對其優缺點進行分析，做到心中有數。

根據設計框架進行電路單元設計、參數計算和器件選擇

具體設計時可以模仿成熟的電路進行改進和創新，注意信號之間的關系和限制;

接著根據電路工作原理和分析方法，進行參數的估計與計算;

器件選擇時，元器件的工作、電壓、頻率和功耗等參數應滿足電路指標要求。

元器件的極限參數必須留有足夠的裕量，一般應大於額定值的1.5倍，電阻和電容的.參數應選擇計算值附近的標稱值。

電路原理圖的繪制

電路原理圖是組裝、焊接、調試和檢修的依據，繪制電路圖時布局必須合理、排列均勻、清晰、便於看圖、有利於讀圖;

信號的流向一般從輸入端或信號源畫起，由左至右或由上至下按信號的流向依次畫出務單元電路，反饋通路的信號流向則與此相反;

圖形符號和標准，並加適當的標注;

連線應為直線，並且交叉和折彎應最少，互相連通的交叉處用圓點表示，地線用接地符號表示。