電路Uth

❶ 為什麼TTl門電路的輸入端懸空時相當於邏輯1

因為懸空時可以看作是輸入端接一個無窮大的電阻，當輸入電阻大於專IKΩ時，輸入電平就變屬為閾值電壓UTH即為高電平，所以相當於邏輯1。數字電路中，把電壓的高低用邏輯電平來表示。

邏輯電平包括高電平和低電平這兩種。在TTL門電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。

(1)電路Uth擴展閱讀：

TTL電路多餘輸入端的處理方法：

1、TTL與門和與非門電路

(1)將多餘輸入端接高電平，即通過限流電阻與電源相連接;

(2)根據TTL門電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平;

(3)通過大電阻(大於1kΩ)到地，這也相當於輸入端外接高電平;

(4)當TTL門電路的工作速度不高，信號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。

2、TTL或門、或非門

(1)接低電平;

(2)接地;

(3)由TTL輸入端的輸入伏安特性可知，當輸入端接小於IKΩ的電阻時輸入端的電壓很小，相當於接低電平，所以可以通過接小於IKΩ(500Ω)的電阻到地。

參考資料來源：網路-高電平

❷ ttl/cmos門電路 故障及排除方法

CMOS門電路

CMOS門電路一般是由MOS管構成，由於MOS管的柵極和其它各極間有絕緣層相隔，在直流狀態下，柵極無電流，所以靜態時柵極不取電流，輸入電平與外接電阻無關。由於MOS管在電路中是一壓控元件，基於這一特點，輸入端信號易受外界干擾，所以在使用CMOS門電路時輸入端特別注意不能懸空。在使用時應採用以下方法：

與門和與非門電路

由於與門電路的邏輯功能是輸入信號只要有低電平，輸出信號就為低電平，只有全部為高電平時，輸出端才為高電平。而與非門電路的邏輯功能是輸入信號只要有低電平，輸出信號就是高電平，只有當輸入信號全部為高電平時，輸出信號才是低電平。所以某輸入端輸入電平為高電平時，對電路的邏輯功能並無影響，即其它使用的輸入端與輸出端之間，仍具有與或者與非邏輯功能。這樣對於CMOS與門、與非門電路的多餘輸入端就應採用高電平，即可通過限流電阻（500Ω）接電源。

或門、或非門電路

或門電路的邏輯功能是輸入信號只要有高電平輸出信號就為高電平，只有輸入信號全部為低電平時，輸出信號才為低電平。而或非門電路的邏輯功能是輸入信號只要有高電平，輸出信號就是低電平，只有當輸入信號全部是低電平時輸出信號才是高電平。這樣當或門或者或非門電路某輸入端的輸入信號為低電平時，並不影響門電路的邏輯功能。所以或門和或非門電路多餘輸入端的處理方法應是將多餘輸入端接低電平，即通過限流電阻（500Ω）接地。

TTL門電路

TTL門電路一般由晶體三極體電路構成。根據TTL電路的輸入伏安特性可知，當輸入電壓小於闡值電壓UTH，即輸入低電平時輸入電流比較大，一般在幾百微安左右。當輸入電壓大於閾值電壓UTH時，輸入高電平時輸入電流比較小，一般在幾十微安左右。由於輸入電流的存在，如果TT L門電路輸入端串接有電阻，則會影響輸入電壓。其輸入阻抗特性為：當輸入電阻較低時，輸入電壓很小，隨外接電阻的增加，輸入電平增大，當輸入電阻大於IKΩ時，輸入電平就變為閾值電壓UTH即為高電平，這樣即使輸入端不接高電平，輸入電壓也為高電平，影響了低電平的輸入。所以對於TTL電路多餘輸入端的處理，應採用以下方法：

TTL與門和與非門電路

對於TTL與門電路，只要電路輸入端有低電平輸入，輸出就是低電平。只有輸入端全為高電平時，輸出才為高電平。對於TTL與非門而言，只要電路輸入端有低電平輸入，輸出就為高電平，只有輸入端全部為高電平時，輸出才為低電平。根據其邏輯功能，當某輸入端外接高電平時對其邏輯功能無影響，根據這一特點應採用以下四種方法：將多餘輸入端接高電平，即通過限流電阻與電源相連接；根據TTL門電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平；通過大電阻（大於1kΩ）到地，這也相當於輸入端外接高電平；當TTL門電路的工作速度不高，信號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。

❸ UTH20C01是什麼元件，在電路中起什麼作用的

這是變壓器，網路變壓器，其耦合和阻抗匹配的作用。

❹ 集成運放的工作原理

見圖，運放是一個開環放大倍數極大的放大器，兩個輸入端「＋」、「－內」之間只要有微小的電壓容差異，就會使輸出端截止或者飽和。而輸入端的輸入電阻非常大，可以認為不需要輸出電流。

如果按照圖示將運放接成閉環電路，則運放的放大倍數等於（Rf+R2)/R2.

因為可以理解運放的「－」端的電壓永遠等於「＋」端的，而「＋」端的電壓等於Vi（R1上無電流，也就無壓降），而「—」端的電壓又等於Vo在Rf和R2上的分壓，

所以有：

Vi＝V0×R2/(Rf+R2)，即：

Vo＝Vi×(Rf+R2)/R2.

❺ 二極體導通電Uth=0.7V，試分別求出R為1千歐、4千歐時，電路中電流I1、I2、I0和輸出電壓

R=1KΩ時，二極體導通U0=-3-0.7=-3.7v，I0=-3.7/1=-3.7mA，I2=(9-3.7)/1=5.3mA，I1=I0+I2=5.3-3.7=1.6mA，
當R=4KΩ時，二板管不導通，U0=-9/(1+4)*1=-1.8v，I0=-9/(1+4)=-1.8mA，I2=-I0=1.8mA，I1=0mA。

❻ 如圖所示電路知雙向穩壓管V1的穩定電壓+-Uz=+-8V要求(1)求電路的閾值電壓Uth的值(2)

1) Uth=+3V
2) 見圖

❼ 單穩態電路的原理

單穩態電路可以由分立元件、集成邏輯門來構成，也可用555定時器或單片專內用單穩態觸發容器實現。 分成兩類：一類是可重觸發的；一類是不可重觸發的。前者是指在電路第一次觸發後的暫態期間，允許再次被觸發，後者則不允許，即第二次觸發無效。
集成單穩態電路常設有若干個觸發輸入端，包括正邊沿觸發端及負邊沿觸發端。某些電路的內部還附加了一個施密特觸發器，用以改善輸入觸發脈沖的邊沿。此外，還常設有置0輸入端。因此，使用靈活、方便。 由兩個集成邏輯門及RC積分電路構成，如圖2（b）所示。穩態時G1、G2同時截止，u01、uA、u0均為高電平。當uI正脈沖到來時，G1導通，立即使u0=U0L，電路進入暫態。隨著電容C通過G1的放電，uA不斷下降。當uA=UTH時，G2截止，u0回到高電平。當uI由高電平變低電平後，G1截止，電容C由G1的輸出電壓經電阻R充電，在uA恢復到高電平UOH時，電路回到穩態。該電路適用於寬的正脈沖觸發，輸出脈沖寬度為：tw=(R+ R0)Cln其中，R0為G1的低電平輸出電阻。