存儲矩陣電路

㈠ 靜態RAM基本存儲電路

那個T3，T4是有源負載，相當於電阻，T3是T1的負載電阻，T4是T2的負載電阻，都是導通的，為T1，T2提供漏極電壓的。而真正導通和截止形成反相的，有兩個穩定狀態的是T1，T2。因為在集成電路內部不方便做電阻，所以，就用這種電路做電阻了。
存儲器是計算機的記憶部件。CPU 要執行的程序、要處理的數據、處理的中間結果等都存放在存儲器中。
目前微機的存儲器幾乎全部採用半導體存儲器。存儲容量和存取時間是存儲器的兩項重要指標，它們反映了存儲記憶信息的多少與工作速度的快慢。半導體存儲器根據應用可分為讀寫存儲器(RAM)和只讀存儲器(ROM)兩大類。
讀寫存儲器(RAM)
讀寫存儲器又稱隨機存取存儲器(Random Access Memory)簡稱RAM，它能夠在存儲器中任意指定的地方隨時寫入或讀出信息；當電源掉電時，RAM 里的內容即消失。根據存儲單元的工作原理，RAM 又分為靜態RAM 和動態RAM。靜態RAM 用觸發器作為存儲單元存放1 和0，存取速度快，只要不掉電即可持續保持內容不變。一般靜態RAM 的集成度較低，成本較高。
動態RAM 的基本存儲電路為帶驅動晶體管的電容。電容上有無電荷狀態被視為邏輯1 和0。隨著時間的推移，電容上的電荷會逐漸減少，為保持其內容必須周期性地對其進行刷新(對電容充電)以維持其中所存的數據，所以在硬體系統中也得設置相應的刷新電路來完成動態RAM 的刷新，這樣一來無疑增加了硬體系統的復雜程度，因此在單片機應用系統中一般不使用動態RAM。靜態RAM 的基本存儲電路為觸發器，每個觸發器存放一位二進制信息，由若干個觸發器組成
一個存儲單元，再由若干存儲單元組成存儲器矩陣，加上地址解碼器和讀／寫控制電路就組成靜態RAM。與動態RAM 相比，靜態RAM 無須考慮保持數據而設置的
刷新電路，故擴展電路較簡單。但由於靜態RAM 是通過有源電路來保持存儲器中的數據，因此，要消耗較多功率，價格也較高。
RAM 內容的存取是以位元組為單位的，為了區別各個不同的位元組，將每個位元組的存儲單元賦予一4個編號，該編號就稱為這個存儲單元的地址，存儲單元是存儲的最基本單位，不同的單元有不同的地址。在進行讀寫操作時，可以按照地址訪問某個單—元。
由於集成度的限制，目前單片RAM 容量很有限，對於一個大容量的存儲系統，往往需要若干RAM 組成，而讀／寫操作時，通常僅操作其中一片(或幾片)，這就存在一個片選問題。RAM 晶元上特設了一條片選信號線，在片選信號線上加入有效電平，晶元即被選中，可進行讀／寫操作，末被選中的晶元不工作。片選信號僅解決晶元是否工作的問題，而晶元執行讀還是寫則還需有一根讀寫信號線，所以晶元上必須設讀／寫控制線。

㈡ 用rom做解碼器，說明該如何去做

ROM的電路結構主要包括三部分：地址解碼器，存儲矩陣，輸出緩沖器。如圖24-1-2所示。
ROM的結構圖
圖中地址解碼器有n個輸入，它的輸出W0、W1、……、Wn-1共有N=2n個，稱為字線(或稱選擇線)。字線是ROM矩陣的輸入，ROM矩陣有M條輸出線，稱為位線。字線與位線的交點，即是ROM矩陣的存儲單元，存儲單元代表了ROM矩陣的容量，所以ROM矩陣的容量等於W×D。輸出緩沖器的作用有兩個，一是能提高存儲器的帶負載能力，二是實現對輸出狀態的三態控制，以便與系統的匯流排聯接。
ROM的工作原理
圖24-1-3是一個說明ROM結構和工作原理的電路，ROM矩陣的存儲單元是由N溝道增強型MOS管構成的，MOS管採用了簡化畫法。它具有2位地址輸入碼，即4條字線W0、W1、W2、W3，有4位數據輸出，即4條位線D0、D1、D2、D3，共16個存儲單元。地址解碼器相當最小項解碼器，其輸入A1、A0稱為地址線。二位地址代碼A1A0能給出4個不同的地址。每輸入一個地址，地址解碼器的字線輸出W0~W3中將有一根線為高電平，其餘為低電平。即
當字線W0~W3某根線上給出高電平信號時，都會在位線D3~D0四根線上輸出一個4位二進制代碼。輸出端的緩沖器不但可以提高帶負載能力，還可以將輸出的高、低電平變換為標準的邏輯電平。如果作為輸出緩沖器的反相器是三態門，還可以通過使能端
實現對輸出的三態控制。
(a) ROM存儲矩陣 (b) ROM矩陣中一條字線的分解圖
圖24-1-3 MOS 管ROM矩陣字線和位線關系
圖24-1-3中4×4=16個存儲單元，即跨接在字線和位線上的MOS管，MOS管的柵極接字線，源極接地。MOS管是否存儲信息用柵極是否與字線相連接來表示，如果MOS管存儲信息，該MOS管的柵極與字線連接，該單元是存「1」；如果該MOS管不存儲信息，則柵極與字線斷開，該單元是存「0」。根據圖24-1-2，例如，當輸入一個地址碼[A1A0]=00時，字線W0被選中（高電平），其他為低電平，則該字線上信息就從相應的位線上讀出，[D3D2D1D0]=0101。ROM全部4個地址內的存儲內容見表24-1中。
當給定地址代碼後，經解碼器譯成W0~W3中某一字線上的高電平，使接在這根字線上的MOS管導通，並使與這些MOS管漏極相連的位線為低電平，經輸出緩沖器反相後，在數據輸出端得到高電平，輸出為1。將圖24-1-3(a)中與位線D0相連的各字線的有關部分畫在圖24-1-2(b)中，顯然
每一個邏輯式是一個或門，即位線與字線間的邏輯關系是或邏輯關系，位線與地址碼A1、A2之間是與或邏輯關系。最小項解碼器相當一個與矩陣，ROM矩陣相當或矩陣，整個存儲器ROM是一個與或矩陣。
ROM存儲器的兩個矩陣一般與矩陣是不可編的，而或矩陣是可編的。編程時一般要通過專門的編程器，採用一定的編程工具軟體進行，以決定存儲單元的MOS管是否接入。不過存儲單元上使用的MOS管是一種特殊的MOS管，將在下面介紹。
集成只讀存儲器
在集成只讀存儲器中，最常用的是EPROM，EPROM有2716、2732、2764、27158等型號。存儲容量分別為2k×8、4k×8、8k×8、16k×8個單元，(型號27後面的數字即為以千計的存儲容量)。下面以EPROM2716為例說明它的六種工作方式，見表24-2。它管腳引線如圖24-1-4所示，共有24個管腳，除電源(VCC)和地(GND)外，A10～A0為地址解碼器輸入端，數據輸出端有8位，既它有211條字線，8條位線，存儲容量為211×8。
是
為低電平起作用片選端，
等於高電平時2716為高阻，與匯流排脫離，晶元不工作。PD/PGM為低功耗與編程信號，其作用是在兩次讀出的等待時間內降低器件的功率損耗，既當PD/PGM為「1」時，輸出為高阻。在編程時需要在PD/PGM端加編程脈沖，同時要在電源端加較高的編程電壓。
EPROM擦除需專用設備，寫入時需要較高的電壓，更改存儲的數據不太方便。而E2PROM在寫數據時不需要升壓，用電擦除所需時間也很短（幾十毫秒），型號如2815/2816和58064等。
EPROM2716管腳圖

㈢ 隨機存取的隨機存取存儲基本結構

隨機存取存儲器（RAM）的基本結構可分為三個部分：存儲矩陣，地址解碼器，讀寫電路，下面分為三塊介紹：
1.存儲矩陣：存儲矩陣是用來存儲要存放的代碼，矩陣中每個存儲單元都用一個二進制碼給以編號，以便查詢此單元。這個二進制碼稱作地址。

2.地址解碼器：解碼器可以將輸入地址譯為電平信號，以選中存儲矩陣中的響應的單元。定址方式分為一元定址和二元定址。一元定址又稱為單向解碼或字解碼，其輸出的解碼線就是字選擇線，用它來選擇被訪問字的所有單元；二元定址又稱為雙向解碼，二元定址能夠訪問每一個單元，由X地址解碼器輸出的解碼線作為行選擇線進行「行選」；由Y 地址解碼器輸出的解碼線作為列選擇線進行「列選」，則行、列選擇線同時選中的單元即為被訪問單元，可以對它進行「寫入」或「讀出」。
3.讀寫電路：讀寫電路是RAM的控制部分，它包括片選CS，讀寫控制R/W以及數據輸入讀出放大器,片選CS的作用是只有當該端加低電平時此RAM才起作用, 才能進行讀與寫,讀寫控制R/W的作用是當R/W端加高電平時,對此RAM進行讀出。當R/W端加低電平時進行寫入。輸出級電路一般採用三態輸出或集電極開路輸出結構，以便擴展存儲容量，如果是集電極開路輸出（即 OC輸出），則應外接負載電阻。

㈣ 簡述存儲器和寄存器在電路結構和工作原理上有何不同

存儲來器是能存儲大量二值信自息的半導體器件，它由地址解碼器、存儲矩陣、輸入/輸出電路三部分組成；每個存儲單元不直接引出輸入/輸出端，採用公共輸入/輸出匯流排結構。
寄存器是用於寄存一組二值代碼（信息），由時鍾觸發器組成；每個存儲單元直接引出輸入/輸出端。

㈤ 隨機存取存儲器的組成

RAM電路由地址解碼器、存儲矩陣和讀寫控制電路三部分組成，如圖所示。

存儲矩陣由觸發器排列而成，每個觸發器能存儲一位數據(0或1)。通常將每一組存儲單元編為一個地址，存放一個「字」；每個字的位數等於這一組單元的數目。存儲器的容量以「字數×位數」表示。地址解碼器將每個輸入的地址代碼譯成高(或低)電平信號，從存儲矩陣中選中一組單元，使之與讀寫控制電路接通。在讀寫控制信號的配合下，將數據讀出或寫入。

㈥ 對於無向圖的鄰接矩陣存儲結構，判斷是否有迴路

鄰接矩陣的話，從一個點出發（假設a）看它與哪個節點（假設b）有路徑，那麼再接著看b與誰有路，挨個試完以後，如果又回到了a，那就構成了一條迴路。

㈦ 計算機內存系統中的cache在掉電後信息會丟失嗎

會丟失，Cache從物理上而言相當於高速的靜態RAM，因此一旦掉電，其信息是不能被保持的。

這是因為RAM是隨機存儲器，表示既可以從中讀取數據，也可以寫入數據。但是當機器電源關閉時，存於其中的數據就會丟失。

這些數據的存儲並不像用袋子盛米那般，更像是圖書館中用有格子的書架存放書籍一樣，不但要放進去還要能夠在需要的時候准確的調用出來。對於RAM等存儲器原理類似，雖然存儲的都是代表0和1的代碼，但不同的組合即成為不同的數據。

如果有一個書架有10行和10列格子（每行和每列都有0-9的編號），有100本書要存放在裡面，那麼我們根據行和列的編號就能確定某一本書的位置。如已知某本書的編號87，那麼我們可首先鎖定第8行，然後找到第7列就能准確的找到這本書了。

(7)存儲矩陣電路擴展閱讀：

隨機存儲器的組成

RAM電路由地址解碼器、存儲矩陣和讀寫控制電路三部分組成。

存儲矩陣由觸發器排列而成，每個觸發器能存儲一位數據(0或1)。通常將每一組存儲單元編為一個地址，存放一個「字」。

每個字的位數等於這一組單元的數目。存儲器的容量以「字數×位數」表示。地址解碼器將每個輸入的地址代碼譯成高(或低)電平信號，從存儲矩陣中選中一組單元，使之與讀寫控制電路接通。在讀寫控制信號的配合下，將數據讀出或寫入。

㈧ 怎樣評估SDRAM的功耗

在進行嵌入式系統設計過程中總功耗的計算是一個無法繞開的問題，在總功耗的計算過程中尤其以SDRAM、DDR、DDR2等動態隨機存儲器件的功耗難以把握和計算。本人在進行電源IC選型時採用估算措施，一般嵌入式系統總電流不會超過400mA，所以選擇電源IC只要在500mA以上即可；電子工程師在選電源IC計算系統總功耗時，總是會在計算DRAM器件功耗時難以下手而不得不對其進行估算。本人本著將革命進行到底的精神，在閑暇時間網路一些相關資料後進行了學習總結。
1.DDR功耗計算
現以DDR為例進行功耗計算，此過程可以推廣到SDRAM和DDR2功耗計算。DRAM器件功耗難以准確計算的原因是由於該類器件工作狀態繁多，且系統運行過程這些狀態還不斷切換，這些都為功耗的計算造成了阻礙。具體計算內存的功耗不是很容易的事，我們計算的結果只是一個假定工作條件下的平均值。為了估算內存晶元功耗，首先必須了解晶元的一些基本功能
每個BANK都有一個SENSE AMPLIRERS(讀出放大器),在進行讀、寫、自動刷新等操作時，需要先把存儲陣列中的數據進行緩存後才能進行操作，SENSE AMPLIRERS就是這個緩存器。
DDR大致有以下幾種工作狀態，特總結如下：
ACTIVE（激活）、Precharge（預充電）、讀、寫、自動刷新、自刷新
ACTIVE（激活）
用簡單的一句話來描述，激活命令的作用就是將選擇地址的bit信號送入讀出放大器，以供下一步的讀或寫做准備。從字面上來理解，就是將存儲矩陣電路中位信號發送到讀出放大器以供外設使用，也就是將存儲信號激活。

預充電（Precharge）
指關閉所有行地址線（rowline），所有列地址線（bitline）接1/2Vcc源經過足夠長時間沖或放電使列地址電容電壓值達到1/2VCC的動作。對不同列地址進行讀或寫都要進行新的預充電。
晶元上電後最先做的動作就是預充電，它是其他操作的基礎。
讀
晶元上電確定地址，進行預充電再進行激活處理將數值發送到讀出處理器，再發送到I/O口；這就是讀操作的全部流程。

寫
晶元上電確定地址，進行激活處理將外設傳遞數據保存到讀出處理器，再通過預充電操作將數據壓入存儲矩陣電路。

以上對sdram類器件的基本操作做了簡要描述，這樣對計算該類功耗計算起到了非常好的撬動作用。計算內存電源消耗的最重要的參數是操作電流Idd參數，這些值在標準的內存晶元參考手冊上都可以查到。

㈨ 存儲電路是如何工作的

存儲器分為RAM(數據存儲器)和ROM（程序存儲器），他們工作原理都是一樣的，即實現對電平0和1的存儲。

存儲電路的工作原理見下圖，你可以把它看懂用自己的語言描述出來，這樣你的報告就可以寫出來了，然後大規模的存儲電路集成起來可以構成存儲器。

如果是應付寫報告，我給你概括下吧，存儲電路的工作原理是：存儲電路是把送來的地址信號通過地址解碼電路，在存儲矩陣中選中相應的存儲單元，將該單元存儲的數據送到輸出埠，為了實現存儲器的擴展往往在存儲器上加使能信號EN.大規模的存儲電路集成封裝起來就組成存儲器。