❶ 課題：多功能數字鍾的設計使用verilog HDL語言
提供一個時鍾計數、設置、鬧鍾的verilog代碼，供參考。
mole clock(clk,rst,set, set_typ, set_data, yr, mon, dt, hr, min, sec,
alarm_en, alm_typ, alm_yr, alm_mon, alm_dt, alm_hr, alm_min, alm_sec, alarm_output);
input clk,rst,set;
input [2:0] set_typ; //
input [6:0] set_data;//
output [6:0] yr, mon, dt, hr, min, sec;
input alarm_en;
input [2:0] alm_typ; //
input [6:0] alm_yr, alm_mon, alm_dt, alm_hr, alm_min, alm_sec;
output alarm_output;
parameter C_FR = 32'd20_000_000-32'd1; //定義系統時鍾20MHz
reg [31:0] fr_cnt;
reg [3:0] sec_cnt;
reg pp1s; //秒脈沖
//==================================================
//fr_cnt
always@(posedge clk)//
if(!rst)
fr_cnt <= 32'b0;
else if (fr_cnt >= C_FR)
fr_cnt <= 32'b0;
else
fr_cnt <= fr_cnt + 1'b1;
//pp1s
always@(posedge clk)//
if(!rst)
pp1s <= 1'b0;
else if (fr_cnt == C_FR)
pp1s <= 1'b1;
else
pp1s <= 1'b0;
///time counter
always@(posedge clk)
if(!rst)
begin
yr <= 7'b0;
mon <= 7'b0;
dt <= 7'b0;
hr <= 7'b0;
min <= 7'b0;
sec <= 7'b0;
end
else if (set)
begin
case (set_typ)
3'b000: yr <= set_data;
3'b001: mon <= set_data;
3'b010: dt <= set_data;
3'b011: hr <= set_data;
3'b100: min <= set_data;
3'b101: sec <= set_data;
end
else if (pp1s)
begin
if (sec >= 7'd59)
sec <= 7'd0;
else
sec <= sec + 1'b1;
if (sec >= 7'd59)
begin
if (min >= 7'd59)
min <= 7'd0;
else
min <= min + 1'b1;
end
if (sec >= 7'd59 && min >= 7'd59)
begin
if (hr >= 7'd23)
hr <= 7'd0;
else
hr <= hr + 1'b1;
end
///data,mon, year, 大月小月，閏年等，依此類推
//
end
//=================================
//alarm
always@(posedge clk)
if(!rst)
alarm_output <= 1'b0;
else if (alarm_en)
case (alm_typ)
3'b000:
if (yr == alm_yr && mon == alm_mon && dt == alm_dt && hr == alm_hr && min == alm_min && sec == alm_sec)
alarm_output <= 1'b1;
else
alarm_output <= 1'b0;
3'b001:
if (mon == alm_mon && dt == alm_dt && hr == alm_hr && min == alm_min && sec == alm_sec)
alarm_output <= 1'b1;
else
alarm_output <= 1'b0;
3'b010:
if (dt == alm_dt && hr == alm_hr && min == alm_min && sec == alm_sec)
alarm_output <= 1'b1;
else
alarm_output <= 1'b0;
3'b011:
if (hr == alm_hr && min == alm_min && sec == alm_sec)
alarm_output <= 1'b1;
else
alarm_output <= 1'b0;
3'b100:
if (min == alm_min && sec == alm_sec)
alarm_output <= 1'b1;
else
alarm_output <= 1'b0;
default
alarm_output <= 1'b0;
endcase
endmole
❷ 多功能電子時鍾的設計與製作
一般來說數字鍾要完成的基本功能是利用數碼管、按鍵、蜂鳴器完成24小時制時間顯示（輸入時鍾脈沖一般要求為1024Hz），時間調節，鬧鍾設定，整點報時。我不知道你是用vhdl和實驗箱做還是直接用現有元件完成電路板，後者可能要麻煩一點我沒做過，前一種方法可能容易一定，可以自己增加一些功能，比如日期顯示，和鬧鍾開關。難度在於要利用設計軟體進行設計或模擬，需要摸清軟體的脾性，vhdl並沒有c語言那麼容易掌握。我不清楚你到底哪個地方有問題，能不能再說清楚點？
❸ 多功能數字鍾
題目：多功能數碼種的設計
一、設計目的
數字鍾是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鍾相比具有更高的准確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。
數字鍾從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。
因此，我們此次設計數字鍾就是為了了解數字鍾的原理，從而學會製作數字鍾.而且通過數字鍾的製作進一步的了解各種在製作中用到的中小規模集成電路的作用及實用方法.且由於數字鍾包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.
三、原理框圖
1．數字鍾的構成
數字鍾實際上是一個對標准頻率（1HZ）進行計數的計數電路。由於計數的起始時間不可能與標准時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到准確穩定。通常使用石英晶體振盪器電路構成數字鍾。
（a） 數字鍾組成框圖
2．晶體振盪器電路
晶體振盪器電路給數字鍾提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鍾的走時准確及穩定。不管是指針式的電子鍾還是數字顯示的電子鍾都使用了晶體振盪器電路。一般輸出為方波的數字式晶體振盪器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，本次設計採用了後一種。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振盪器電路，Ｕ２實現整形功能，將振盪器輸出的近似於正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作於放大區域，即非門的功能近似於一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網路，完成對振盪頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網路，實現了振盪器的功能。由於晶體具有較高的頻率穩定性及准確性，從而保證了輸出頻率的穩定和准確。
（b） CMOS 晶體振盪器（模擬電路）
3．時間記數電路
一般採用10進制計數器如74HC290、74HC390等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖可知，其為雙2-5-10非同步計數器，並每一計數器均有一個非同步清零端（高電平有效）。
秒個位計數單元為１０進制計數器，無需進制轉換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進位信號與十位計數單元的ＣＰＡ相連。
秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接方法如圖２.４所示，其中Ｑ２可作為向上的進位信號與分個位的計數單元的ＣＰＡ相連。
十進制-六進制轉換電路
分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ３作為向上的進位信號應與分十位計數單元的ＣＰＡ相連，分十位計數單元的Ｑ２作為向上的進位信號應與時個位計數單元的ＣＰＡ相連。
時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為１２進制計數器，不是１０的整數倍，因此需將個位和十位計數單元合並為一個整體才能進行１２進制轉換。利用１片７４ＨＣ３９０實現１２進制計數功能的電路如圖（d）所示。
（d）十二進制電路
另外，圖（d）所示電路中，尚余－２進制計數單元，正好可作為分頻器２ＨZ輸出信號轉化為１ＨZ信號之用。
4．解碼驅動及顯示單元電路
選擇ＣＤ４５１１作為顯示解碼電路；選擇ＬＥＤ數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是採用共陰的方法連接的。
計數器實現了對時間的累計並以8421BCD碼的形式輸送到CD4511晶元，再由4511晶元把BCD碼轉變為十進制數碼送到數碼管中顯示出來。
5．校時電路
數字鍾應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，並採用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處於正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處於校時狀態。
實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖（f）。
（f）帶有消抖電路的校正電路
6．整點報時電路
電路應在整點前10秒鍾內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。
當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ 、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。
報時電路可選74HC30來構成。74HC30為8輸入與非門。
四、元器件
4．共陰八段數碼管6個
5．網路線2米/人
6．CD4511集成塊6塊
7．CD4060集成塊1塊
8．74HC390集成塊3塊
9．74HC51集成塊1塊
10．74HC00集成塊4塊
11．74HC30集成塊1塊
12．10MΩ電阻5個
13．500Ω電阻14個
14．30p電容2個
15．32.768k時鍾晶體1個
16．蜂鳴器10個
五、各功能塊電路圖
數字鍾從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。
（一） 六進制電路
由74HC390、7400、數碼管與4511組成，電路如圖一。
（二） 十進制電路
由74HC390、7400、數碼管與4511組成，電路如圖二。
（三） 六十進制電路
由兩個數碼管、兩4511、一個74HC390與一個7400晶元組成，電路如圖三。
（四） 雙六十進制電路
由2個六十進制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產生進位，電路圖如圖四。
（五） 時間計數電路
由1個十二進制電路、2個六十進制電路組成，因上面已有一個雙六十電路，只要把它與十二進制電路相連即可，詳細電路見圖五。
（六） 校正電路
由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖六。
（七） 晶體振盪電路
由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，晶元3腳輸出2Hz的方波信號，電路如圖七。
（八） 整點報時電路
由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如圖八。
❹ 急求多功能數字鍾的設計，要詳細的製作過程，需要購買的元件以及電路板的詳細電路圖！！！
多功能數字鍾設計一、
緒論 （一） 鍾表的數字化給人們生產生活帶來了極大的方便，而且大大地擴展了鍾表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、定時啟閉電路、定時開關烘箱、通斷動力設備，甚至各種定時電氣的自動啟用等，所有這些，都是以鍾表數字化為基礎的。因此，研究數字鍾及擴大其應用，有著非常現實的意義。
本系統採用石英晶體振盪器、分頻器、計數器、顯示器和校時電路組成。由LED數碼管來顯示解碼器所輸出的信號。採用了74LS系列中小規模集成晶元。使用了RS觸發器的校時電路。總體方案設計由主體電路和擴展電路兩大部分組成。其中主體電路完成數字鍾的基本功能,擴展電路完成數字鍾的擴展功能。論文安排如下： 1、緒論 闡述研究電子鍾所具有的現實意義。 2、設計內容及設計方案 論述電子鍾的具體設計方案及設計要求。 3、單元電路設計、原理及器件選擇 說明電子鍾的設計原理以及器件的選擇，主要從石英晶體振盪器、分頻器、計數器、顯示器和校時電路五個方面進行說明。 4、繪制整機原理圖 該系統的設計、安裝、調試工作全部完成
二、設計內容及設計方案 （一）設計內容要求 1、設計一個有「時」、「分」、「秒」（23小時59分59秒）顯示且有校時功能的電子鍾。 2、用中小規模集成電路組成電子鍾，並在實驗箱上進行組裝、調試。 3、畫出框圖和邏輯電路圖。 4 、功能擴展： (1)鬧鍾系統 (2)整點報時。在59分51秒、53秒、55秒、57秒輸出750Hz音頻信號，在59分59秒時，輸出1000Hz信號，音像持續1秒，在1000Hz音像結束時刻為整點。 (3)日歷系統。 （二）設計方案及工作原理 數字電子鍾的邏輯框圖如圖1所示。它由石英晶體振盪器、分頻器、計數器、解碼器顯示器和校時電路組成。振盪器產生穩定的高頻脈沖信號,作為數字鍾的時間基準,然後經過分頻器輸出標准秒脈沖。秒計數器滿60後向分計數器進位,分計數器滿60後向小時計數器進位,小時計數器按照「24翻1」規律計數。計數器的輸出分別經解碼器送顯示器顯示。計時出現誤差時,可以用校時電路校時、校分。
三、單元電路設計、原理及器件選擇 （一）石英晶體振盪器 1、重要概念的解釋 (1) 反饋：將放大電路輸出量的一部分或全部，通過一定的方式送回放大電路的輸入端。 (2) 耦合：是指信號由第一級向第二級傳遞的過程。 2、石英晶體振盪器的具體工作原理 石英晶體振盪器的特點是振盪頻率准確、電路結構簡單、頻率易調整。它被廣泛應用於彩電、計算機、遙控器等各類振盪電路中。它還具有壓電效應：在晶體某一方向加一電場，晶體就會產生機械變形；反之，若在晶片的兩側施加機械壓力，則在晶片相應的方向上將產生電場，這種物理現象稱為壓電效應。在這里，我們在晶體某一方向加一電場，從而在與此垂直的方向產生機械振動，有了機械振動，就會在相應的垂直面上產生電場，從而使機械振動和電場互為因果，這種循環過程一直持續到晶體的機械強度限制時，才達到最後穩定，這種壓電諧振的頻率即為晶體振盪器的固有頻率。 用反相器與石英晶體構成的振盪電路如圖2所示。利用兩個非門G1和G2 自我反饋，使它們工作在線性狀態，然後利用石英晶體JU來控制振盪頻率，同時用電容C1來作為兩個非門之間的耦合，兩個非門輸入和輸出之間並接的電阻R1和R2作為負反饋元件用，由於反饋電阻很小，可以近似認為非門的輸出輸入壓降相等。電容C2是為了防止寄生振盪。例如：電路中的石英晶體振盪頻率是4MHz時，則電路的輸出頻率為4MHz。
石英晶體振盪電路 (二)分頻器 1、8421碼制,5421碼制 用四位二進制碼的十六種組合作為代碼，取其中十種組合來表示0-9這十個數字元號。通常，把用四位二進制數碼來表示一位十進制數稱為二-十進制編碼，也叫做BCD碼，見表1。 表1 8421碼 5421碼 0 0000 0000 1 0001 0001 2 0010 0010 3 0011 0011 4 0100 0100 5 0101 1000 6 0110 1001 7 0111 1010 8 1000 1011 9 1001 1100 2、分頻器的具體工作原理 由於石英晶體振盪器產生的頻率很高，要得到秒脈沖，需要用分頻電路。例如，振盪器輸出4MHz信號，通過D觸發器（74LS74）進行4分頻變成1MHz,然後送到10分頻計數器（74LS90,該計數器可以用8421碼制，也可以用5421碼制），經過6次10分頻而獲得1Hz方波信號作為秒脈沖信號。
分頻電路 3、圖中標志的含義 CP——輸入的脈沖信號 C0——進位信號 Q——輸出的脈沖信號 (三)計數器 秒脈沖信號經過6級計數器，分別得到「秒」個位、十位，「分」個位、十位以及「時」個位、十位的計時。「秒」、「分」計數器為60進制，小時為24進制。 1、60進制計數器 (1) 計數器按觸發方式分類 計數器是一種累計時鍾脈沖數的邏輯部件。計數器不僅用於時鍾脈沖計數，還用於定時、分頻、產生節拍脈沖以及數字運算等。計數器是應用最廣泛的邏輯部件之一。按觸發方式，把計數器分成同步計數器和非同步計數器兩種。對於同步計數器，輸入時鍾脈沖時觸發器的翻轉是同時進行的，而非同步計數器中的觸發器的翻轉則不是同時。 (2)60進制計數器的工作原理 「秒」計數器電路與「分」計數器電路都是60進制，它由一級10進制計數器和一級6進制計數器連接構成，如圖4所示，採用兩片中規模集成電路74LS90串接起來構成的「秒」、「分」計數器。
60進制計數電路 IC1是十進制計數器，QD1作為十進制的進位信號，74LS90計數器是十進制非同步計數器，用反饋歸零方法實現十進制計數，IC2和與非門組成六進制計數。74LS90是在CP信號的下降沿翻轉計數，Q A1和 Q C2相與0101的下降沿，作為「分」（「時」）計數器的輸入信號，通過與非門和非門對下一級計數器送出一個高電平一（在此之前輸出的一直是低電平0）。Q B2 和Q C2計數到0110，產生的高電平一分別送到計數器的清零R0(1)， R0(2)，74LS90內部的R0(1)和R0(2)與非後清零而使計數器歸零，此時傳給下一級計數器的輸入信號又變為低電平0，從而給下一級計數器提供了一個下降沿，使下一級計數器翻轉計數，在這里IC2完成了六進制計數。由此可見IC1和 IC2串聯實現了六十進制計數。 其中：74LS90 可二/五分頻十進制計數器 74LS04 非門 74LS00 二輸入與非門
24進制計數器 小時計數電路是由IC5和IC6組成的24進制計數電路，如圖5所示。 當「時」個位IC5計數輸入端CP5來到第10個觸發信號時，IC5計數器自動清零，進位端QD5向IC6「時」十位計數器輸出進位信號，當第24個「時」(來自「分」計數器輸出的進位信號)脈沖到達時，IC5計數器的狀態為「0100」，IC6計數器的狀態為「0010」，此時「時」個位計數器的QC5和「時」十位計數器的QB6輸出為「1」。把它們分別送到IC5和IC6計數器的清零端R0(1)和R0(2)，通過7490內部的R0(1)和R0(2)與非後清零，從而完成24進制計數。
24進制計數電路 (四) 解碼與顯示電路 1、顯示器原理（數碼管） 數碼管是數碼顯示器的俗稱。常用的數碼顯示器有半導體數碼管，熒光數碼管，輝光數碼管和液晶顯示器等。 本設計所選用的是半導體數碼管，是用發光二極體（簡稱LED）組成的字形來顯示數字，七個條形發光二極體排列成七段組合字形，便構成了半導體數碼管。半導體數碼管有共陽極和共陰極兩種類型。共陽極數碼管的七個發光二極體的陽極接在一起，而七個陰極則是獨立的。共陰極數碼管與共陽極數碼管相反，七個發光二極體的陰極接在一起，而陽極是獨立的。 當共陽極數碼管的某一陰極接低電平時，相應的二極體發光，可根據字形使某幾段二極體發光，所以共陽極數碼管需要輸出低電平有效的解碼器去驅動。共陰極數碼管則需輸出高電平有效的解碼器去驅動。 2、解碼器原理（74LS47） 解碼為編碼的逆過程。它將編碼時賦予代碼的含義「翻譯」過來。實現解碼的邏輯電路成為解碼器。解碼器輸出與輸入代碼有唯一的對應關系。74LS47是輸出低電平有效的七段字形解碼器，它在這里與數碼管配合使用，表2列出了74LS47的真值表，表示出了它與數碼管之間的關系
輸 入 輸 出 顯示數字元號 LT(——) RBI(——-) A3 A2 A1 A0 BI(—)/RBO(———) a(—) b(—) c(—) d(—) e(—) f(—) g(—) 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 1 X 0 0 0 1 1 1 0 0 1 1 1 1 1 1 X 0 0 1 0 1 0 0 1 0 0 1 0 2 1 X 0 0 1 1 1 0 0 0 0 1 1 0 3 1 X 0 1 0 0 1 1 0 0 1 1 0 0 4 1 X 0 1 0 1 1 0 1 0 0 1 0 0 5 1 X 0 1 1 0 1 1 1 0 0 0 0 0 6 1 X 0 1 1 1 1 0 0 0 1 1 1 1 7 1 X 1 0 0 0 1 0 0 0 0 0 0 0 8 1 X 1 0 0 1 1 0 0 0 1 1 0 0 9 X X X X X X 0 1 1 1 1 1 1 1 熄滅 1 0 0 0 0 0 0 1 1 1 1 1 1 1 熄滅 0 X X X X X 1 0 0 0 0 0 0 0 8 (1)LT(——)：試燈輸入，是為了檢查數碼管各段是否能正常發光而設置的。當LT(——)=0時，無論輸入A3 ，A2 ，A1 ，A0為何種狀態，解碼器輸出均為低電平，若驅動的數碼管正常，是顯示8。 (2)BI(—)：滅燈輸入，是為控制多位數碼顯示的滅燈所設置的。BI(—)=0時。不論LT(——)和輸入A3 ，A2 ，A1，A0為何種狀態，解碼器輸出均為高電平，使共陽極數碼管熄滅。 (3)RBI(——-)：滅零輸入，它是為使不希望顯示的0熄滅而設定的。當對每一位A3= A2 =A1 =A0=0時，本應顯示0，但是在RBI(——-)=0作用下，使解碼器輸出全為高電平。其結果和加入滅燈信號的結果一樣，將0熄滅。 (4)RBO(———)：滅零輸出，它和滅燈輸入BI(—)共用一端，兩者配合使用，可以實現多位數碼顯示的滅零控制。 3、解碼器與顯示器的配套使用 解碼是把給定的代碼進行翻譯，本設計即是將時、分、秒計數器輸出的四位二進制數代碼翻譯為相應的十進制數，並通過顯示器顯示，通常顯示器與解碼器是配套使用的。我們選用的七段解碼驅動器（74LS47）和數碼管（LED）是共陽極接法（需要輸出低電平有效的解碼器驅動）。
解碼顯示電路 （五）校時電路 1、RS觸發器基本RS觸發器 R(—) S(—) Q Q(—) 說 明 0 1 1 0 1 1 0 0 0 1 0或1 1 1 0 1或0 1 置0 置1 保持原來狀態 不正常狀態，0信號消失後，觸發器狀態不定 2、無震顫開關電路 無震顫開關電路的原理：當開關K的刀扳向1點時，S(—)=0，R(—)=1，觸發器置1。S(—)端由於開關K的震顫而斷續接地幾次時，也沒有什麼影響，觸發器置1後將保持1狀態不變。因為K震顫只是使S(—)端離開地，而不至於使R(—)端接地，觸發器可靠置1。 當開關K從S(—)端扳向R(—)端時，有同樣的效果，觸發器可靠置0。從Q端或Q(—)端反映開關的動作，輸出電平是穩定的。 3、校時電路的實現原理 當電子鍾接通電源或者計時發現誤差時，均需要校正時間。校時電路分別實現對時、分的校準，由於4個機械開關具有震顫現象，因此用RS觸發器作為去抖動電路。採用RS基本觸發器及單刀雙擲開關，閘刀常閉於2點，每搬動一次產生一個計數脈沖，實現校時功能.
❺ 數字鍾電路設計
根據設計任務和要求，對照數字電子鍾的框圖，可以分以下幾部分進行模塊化設計。
1. 秒脈沖發生器
脈沖發生器是數字鍾的核心部分，它的精度和穩定度決定了數字鍾的質量，通常用晶體振盪器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻後可獲得1Hz的脈沖輸出.
2. 計數解碼顯示
秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00～23，個位仍為十進制，而十位為三進制，但當十進位計到2，而個位計到4時清零，就為二十四進制了。
周為七進制數，按人們一般的概念一周的顯示日期「日、1、2、3、4、5、6」，所以我們設計這個七進制計數器，應根據解碼顯示器的狀態表來進行，如表1.1所示。
按表1.1狀態表不難設計出「日」計數器的電路（日用數字8代替）。
所有計數器的解碼顯示均採用BCD—七段解碼器，顯示器採用共陰或共陽的顯示器。
Q4 Q3 Q2 Q1
顯示
1 0 0 0
日
0 0 0 1
1
0 0 1 0
2
0 0 1 1
3
0 1 0 0
4
0 1 0 1
5
0 1 1 0
6
表1.1 狀態表
3. 校時電路
在剛剛開機接通電源時，由於日、時、分、秒為任意值，所以，需要進行調整。
置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續脈沖輸入。
4. 整點報時電路
當時計數器在每次計到整點前六秒時，需要報時，這可用解碼電路來解決。即
當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時，結束這高電平脈沖；當秒計數到59時，則去驅動高音1KHz頻率輸出而鳴叫1聲。
五、參考電路
數字電子鍾邏輯電路參考圖如圖1.3所示。
參考電路簡要說明
1. 秒脈沖電路
由晶振32768Hz經14分頻器分頻為2Hz，再經一次分頻，即得1Hz標准秒脈沖，供時鍾計數器用。
2. 單次脈沖、連續脈沖
這主要是供手動校時用。若開關K1打在單次端，要調整日、時、分、秒即可按單次脈沖進行校正。如K1在單次，K2在手動，則此時按動單次脈沖鍵，使周計數器從星期1到星期日計數。若開關K1處於連續端，則校正時，不需要按動單次脈沖，即可進行校正。單次、連續脈沖均由門電路構成。
3. 秒、分、時、日計數器
這一部分電路均使用中規模集成電路74LS161實現秒、分、時的計數，其中秒、分為六十進制，時為二十四進制。從圖3中可以發現秒、分兩組計數器完全相同。當計數到59時，再來一個脈沖變成00，然後再重新開始計數。圖中利用「非同步清零」反饋到/CR端，而實現個位十進制，十位六進制的功能。
時計數器為二十四進制，當開始計數時，個位按十進制計數，當計到23時，這時再來一個脈沖，應該回到「零」。所以，這里必須使個位既能完成十進制計數，又能在高低位滿足「23」這一數字後，時計數器清零，圖中採用了十位的「2」和個位的「4」相與非後再清零。
對於日計數器電路，它是由四個D觸發器組成的（也可以用JK觸發器），其邏輯功能滿足了表1，即當計數器計到6後，再來一個脈沖，用7的瞬態將Q4、Q3、Q2、Q1置數，即為「1000」，從而顯示「日」（8）。
4．解碼、顯示
解碼、顯示很簡單，採用共陰極LED數碼管LC5011-11和解碼器74LS248，當然也可用共陽數碼管和解碼器。
1. 整點報時
當計數到整點的前6秒鍾，此時應該准備報時。圖3中，當分計到59分時，
將分觸發器QH置1，而等到秒計數到54秒時，將秒觸發器QL置1，然後通過QL與QH相與後再和1s標准秒信號相與而去控制低音喇叭嗚叫，直至59秒時，產生一個復位信號，使QL清0，停止低音嗚叫，同時59秒信號的反相又和QH相與後去控制高音喇叭嗚叫。當計到分、秒從59：59—00：00時，嗚叫結束，完成整點報時。
2. 嗚叫電路
嗚叫電路由高、低兩種頻率通過或門去驅動一個三極體，帶動喇叭嗚叫。1KHz
和500Hz從晶振分頻器近似獲得。如圖中CD4060分頻器的輸出端Q5和Q6。Q5輸出頻率為1024Hz，Q6輸出頻率為512Hz。
❻ 用單片機設計一個時鍾，可顯示時和分，可以調時間，也要有鬧鍾功能，要有設計的電路圖
其實不用定時中斷也能實現功能：
#include<reg51.h> 主函數
unsigned char tab[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90};定義0-9數組
unsigned int tmp;定義變數
void delay(unsigned int xms)定義延時函數
{unsigned int j,i;
for(i=0;i<xms;i++)
for(j=0;j<100;j++);
}
void disp()定義子函數
{
P1=tmp;
delay(1);
P2=0xff;
tmp=tmp<<1;
}
void main( )
{
unsigned char z,s=00,m=00,h=00;給時鍾初始值
while(1)
{
for(z=0;z<100;z++)
{
tmp=0x01;
P2=tab[h/10];小時顯示
disp();
P2=tab[h%10];
disp();
P2=tab[m/10];分鍾顯示
disp();
P2=tab[m%10];
disp();
P2=tab[s/10];秒顯示
disp();
P2=tab[s%10];
disp();
}
s++;
while(s==60)秒進一位，到60清0
{
m++;
s=00;
}
while(m==60)分鍾進一位，到60清0
{
h++;
m=00;
}
while(h==24)小時進一位，到24清0
{
h=00;
}
}
}
❼ 多功能數字電子鍾
摘要：本文針對數字電子鍾的設計要求，提出了一種基於EWB模擬軟體設計數字電子鍾的方法。系統由石英晶體振盪器，分頻器，計數電路，解碼顯示電路，校時電路，整點報時電路組成，最終在EWB模擬下基本通過。關鍵詞：EWB,數字電子鍾,74160,分頻器,計數器,晶體振盪電路一、課題名稱：多功能數字電子鍾
二、設計任務及要求：
1、有「時」、「 分」、「 秒」（23小時59分59秒）顯示且有校時功能。（設計秒脈沖發生器）
2、有整點報時功能。（選：上下午、日期、鬧鍾等）
3、用中規模、小規模集成電路及模擬器件實現。
4、供電方式:AC220V 50HZ。（設計5V直流穩壓電源）
三、 工作原理
數字電子鍾是一個將「 時」，「分」，「秒」顯示於人的視覺器官的計時裝置。它的計時周期為24小時，顯示滿刻度為23時59分59秒，另外應有校時功能和
報時功能。因此，一個基本的數字鍾電路主要由解碼顯示器、「時」，「分」，「秒」計數器、校時電路、報時電路和振盪器組成。主電路系統由秒信號發生器、「時、分、秒」計數器、解碼器及顯示器、校時電路、整點報時電路組成。秒信號產生器是整個系統的時基信號，它直接決定計時系統的精度，一般用石英晶體振盪器加分頻器來實現。將標准秒信號送入「秒計數器」，「秒計數器」採用60進制計數器，每累計60秒發出一個「分脈沖」信號，該信號將作為「分計數器」的時鍾脈沖。「分計數器」也採用60進制計數器，每累計60分鍾，發出一個「時脈沖」信號，該信號將被送到「時計數器」。「時計數器」採用24進制計時器，可實現對一天24小時的累計。解碼顯示電路將「時」、「分」、「秒」計數器的輸出狀態用七段顯示解碼器解碼，通過七段顯示器顯示出來。整點報時電路時根據計時系統的輸出狀態產生一脈沖信號，然後去觸發一音頻發生器實現報時。校時電路時用來對「時」、「分」、「秒」顯示數字進行校對調整。