有N的門電路

⑴ 什麼是門電路，最基本的門電路有哪些，門電路有何用途

用以實現基本邏輯運算和復合邏輯運算的單元電路稱為門電路。
常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門等幾種。
目前實際應用的門電路都是集成電路。在集成電路設計過程中，將復雜的邏輯函數轉換為具體的數字電路時，不管是手工設計還是EDA工具自動設計，通常要用到七種基本邏輯（與、或、非、與非、或非、同或、異或）的圖形表示，在電路術語中這些邏輯操作符號被稱作門，對應的具體電路就叫做門電路，包括某個基本邏輯或者多個基本邏輯組合的復雜邏輯。

比如實現取反功能的反相器，就叫做非門；實現「先與後反」功能的就是與非門，如下圖所示。與非門由兩個N管和兩個P管組成：P管並聯，一端接電源；N管串聯，一端接地。根據CMOS結構互補的思想，每個N管都會和一個P管組成一對，它們的柵極連在一起，作為與非門的輸入；輸出則在「串-並」結構的中間。當輸入端A、B中只要有一個為0時，下面接地的通路斷開，而上面接電源的通路導通，就輸出高電平1；而只有A、B同時為1時，才會使接地的兩個串聯NMOS管都導通，從而輸出低電平0。而這正是與非門的邏輯：只有兩個輸入都為1時，輸出為0；否則結果為1。
上述7種基本邏輯對應的門即為：與門、或門、非門、與非門、或非門、異或門、同或門。

另外還有一個常用的基本門電路叫傳輸門，可以模擬「開關」的動作，當然也是由MOS-FET組成的，利用了其柵電壓控制MOS管導通的原理；當CP為1，A的數據可以傳到B端，當CP為0時，其內部晶體管截止，可以把電路中的通路臨時關斷。它們的邏輯符號如右圖所示。
門電路幾乎可以組成數字電路裡面任何一種復雜的功能電路，包括類似於加法、乘法的運算電路，或者寄存器等具有存儲功能的電路，以及各種自由的控制邏輯電路，都是由基本的門電路組合而成的。
門電路輸出端的電路結構有三種型式：有源負載推拉式(或互補式)輸出、集電極(或漏極)開路輸出和三態輸出。
推拉式輸出的門電路一般用於完成邏輯運算。集電極開路的門電路(OC門)在實現一定邏輯功能的同時，還能實現電平變換或驅動較高電壓、較大電流的負載：可以把兩個門的輸出端直接並聯，實現邏輯與的功能(稱「線與」聯接)。三態輸出門廣泛應用於和系統匯流排的聯接以及實現信號雙向傳輸等方面。

⑵ 常用的cmos集成門電路型號

CMOS傳輸門（Transmission Gate）是一種既可以傳送數字信號又可以傳輸模擬信號的可控開關電路。CMOS傳輸門由一個PMOS和一個NMOS管並聯構成，其具有很低的導通電阻（幾百歐）和很高的截止電阻（大於10^9歐）。今天介紹一些簡單出的集成電路，均為雙列直插(DIP)的封裝形式，分別是4011/4013/4069以及4017，前三個晶元有14個引腳，後面一個有16個引腳。引腳的識別順序是將集成電路正面擺放，有缺口的一端在上面，左上端的引腳為第一腳，左下端的最後一個引腳為電源正極，右上端為電源負極。

下面我們來分別介紹一下以上4種CMOS集成電路。

門電路
（1）4069（六反相器，也就是六個非門）

反相器是執行邏輯「非」，也就是反相功能的邏輯器件，反相器也可以稱為「非門」，如下圖所示。

4069晶元實物圖
反相器是執行邏輯「非」，也就是反相功能的邏輯器件，反相器也可以稱為「非門」，4069內封裝了6個反相器，這六個反相器功能一樣，如下圖所示。

4069引腳功能排列示意圖
邏輯特點：

輸入端A為低電平「0」狀態時，輸出端Y為高電平「1」狀態；

輸入端A為高電平「1」狀態時，輸出端Y為低電平「0」狀態；

4069晶元真值表
（2）4011（四2輸入端與非門）

與非門，顧名思義，就是先執行「與」功能，再執行非功能。4011內部共封裝四個與非門，每個與非門均有兩個輸入端，1個輸出端。這四個與非門功能，參數一致，隨意使用，千萬不要接錯引腳，否則晶元可能被燒壞。

4011晶元實物圖
4011晶元裡面有4個與非門電路，如下圖所示。

4011引腳排列示意圖
與非門邏輯特點：

只有當輸入端全部為高電平「1」狀態時，輸出端才為低電平「0」狀態；

在其他輸入狀態下，輸出端均為高電平「1」狀態。

4011真值表
觸發器
觸發器與門電路一樣，都是邏輯電路，。門電路屬於組合邏輯電路，觸發器屬於時序邏輯電路。組合邏輯電路的特點是，電路的輸出狀態完全由該時刻的輸入狀態決定，輸入狀態發生變化，輸出狀態也隨著發生相應的變化。而時序邏輯電路的輸出狀態不僅僅取決於該時刻的輸入狀態，還與前一時刻的輸入狀態有關，它的狀態變化經常是藉助時鍾脈沖的「觸發」作用，因此，分析電路時必須考慮時鍾脈沖的各種有關因素，它的另一重要特點是具有記憶數碼（0或1）的功能。

觸發器是計數器、分頻器、移位寄存器等電路的基本單元電路之一，是這些電路的重要邏輯單元電路，在信號發生、波形變換、控制電路中也常常使用觸發器。常用的觸發器有D觸發器、J-K觸發器、R-S觸發器、施密特觸發器等，這里我們介紹最常用的D觸發器——4013（雙D觸發器）。

4013實物圖
4013內部共有兩個D觸發器，這兩個觸發器的功能參數都是一樣的。

4013晶元引腳示意圖
D觸發器的輸出狀態的改變依賴於時鍾脈沖的觸發作用，即在時鍾脈沖觸發時，輸入數據。D觸發器由時鍾脈沖上升沿觸發，置位和復位有效電平為高電平「1」。D觸發器通常用於數據鎖存或者控制電路中。

4013的工作過程是：

R=0,S=0,在CP脈沖上升沿的作用下，Q=D;

R=0,S=1,無條件置位，Q=1，該狀態又稱「置1」；

R=1,S=0,無條件復位，Q=0，該狀態又稱「置0」；

R=0,S=0,CP=0，Q保持狀態不變。

4013真值表
計數器
在數字電路中，計數器應用非常廣泛，它屬於計數器件，不僅用於 記憶脈沖個數，也用於分頻、定時、程序控制、邏輯控制等電路中、計數器品種較多，按計數單元更新狀態的不同，分為同步計數器和非同步計數器兩大類。同步計數器各個計數單元電路共用一個時鍾，它們的狀態變化是同步進行的，因此它們具有工作頻率高、時間延遲小等優點，但要求CP時鍾脈沖的功率較大，電路較復雜、非同步計數器各個計數單元不共用一個時鍾，後級的時鍾可以是前級的輸出。因此，非同步計數器的優缺點正好與同步計數器相反。計數器按計數形式可分為二進制、十進制、N進制、加/減計數器、可逆計數器等，這里我們介紹常用的十進制計數器4017（十進制計數/分頻器）

4017晶元實物圖
4017晶元內部共有一個計數器，如下圖所示。

4017引腳功能排列示意圖
4017晶元工作過程是：

RST=0、!EN=0時，計數脈沖從CP輸入，在脈沖上升沿的作用下計數；

RST=0、CP=1時，計數脈沖從!EN輸入，在脈沖下降沿的作用下計數；

RST=1時，無論CP、!EN為任何狀態，均無條件復位，此時，Q0=1，CP=0，!EN=0，輸出狀態不變化。

4017每計數1次，Q0~Q9依次輸出高電平，且每次只有1個Q端保持高電平，該高電平持續到下一個計數脈沖到來為止。Q0~Q9端的變化，相當於把計數脈沖依次從Q0移到Q9，因此，它們起到了脈沖分配和計數作用。在計數到第5個脈沖時，進位輸出端CO由「1」變為「0」，待第10個計數脈沖來到時CO又由「0」變為「1」，即每計數10個脈沖，產生1個負跳變，由此可作為進位信號輸出。

⑶ 八種邏輯門電路符號是什麼

基本邏輯門電路符號是：

「!」(邏輯非)、「&&」(邏輯與)、「||」(邏輯或)是三種邏輯運算符。

「邏輯與」相當於生活中說的「並且」，就是兩個條件都同時成立的情況下「邏輯與」的運算結果才為「真」。

「門」是這樣的一種電路：它規定各個輸入信號之間滿足某種邏輯關系時，才有信號輸出，通常有下列三種門電路：與門、或門、非門（反相器）。

(3)有N的門電路擴展閱讀；

在邏輯中，經常使用一組符號來表達邏輯結構。因為邏輯學家非常熟悉這些符號，他們在使用的時候沒有解釋它們。所以，給學邏輯的人的下列表格，列出了最常用的符號、它們的名字、讀法和有關的數學領域。此外，第三列包含非正式定義，第四列給出簡短的例子。

要注意，在一些情況下，不同的符號有相同的意義，而同一個符號，依賴於上下文，有不同的意義。

⑷ 什麼是與門電路和或門電路

「門」是這樣的一種電路：它規定各個輸入信號之間滿足某種邏輯關系時，才有信號輸出，通版常有權下列三種門電路：與門、或門、非門（反相器）。從邏輯關系看，門電路的輸入端或輸出端只有兩種狀態，無信號以「0」表示，有信號以「1」表示。也可以這樣規定：低電平為「0」，高電平為「1」，稱為正邏輯。反之，如果規定高電平為「0」，低電平為「1」稱為負邏輯，然而，高與低是相對的，所以在實際電路中要選說明採用什麼邏輯，才有實際意義，例如，負與門對「1」來說，具有「與」的關系，但對「0」來說，卻有「或」的關系，即負與門也就是正或門；同理，負或門對「1」來說，具有「或」的關系，但對「0」來說具有「與」的關系，即負或門也就是正與門。

⑸ 數字電路的門電路怎麼學啊、、、、、

自己看書就行了，那個最簡單了，初中時我不務正業自學過，後來忘了。大學上課時又曠課又睡覺沒怎麼聽都會了，數字電路幾乎是所有課程里最簡單的了（我也是計算機專業的）。工作了15年以後，偶然的機會又用到了數字電路，雖然早就忘了，但簡單的查查資料又想起來了，所以我覺得數字電路是最簡單的一門，不必上火，當平地淌過去就行。

⑹ 門電路的扇出系數n指的是什麼

指的是門電路驅動負載的個數

⑺ 邏輯門電路的詳細介紹

CMOS門電路
由單極型MOS管構成的門電路稱為Mos門電路。MOS電路具有製造工藝簡單、功耗低、集成度高、電源電壓使用范圍寬、抗干擾能力強等優點，特別適用於大規模集成電路。MOS門電路按所用MOS管的不同可分為三種類型：第一種是由PMOS管構成的PMOS門電路，其工作速度較低；第二種是由NMOS管構成的NMOS門電路，工作速度比PMOS電路要高，但比不上TTL電路；第三種是由PMOS管和NMOS管兩種管子共同組成的互補型電路，稱為CMOS電路，CMOS電路的優點突出，其靜態功耗極低，抗干擾能力強，工作穩定可靠且開關速度也大大高於NMOS和PMOS電路，故得到了廣泛應用。
MOS管主要參數
1、開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。
2、直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。
3、漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：（1）漏極附近耗盡層的雪崩擊穿，（2）漏源極間的穿通擊穿。
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID4、柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。
5、低頻跨導gm
·在VDS為某一固定數值的條件下，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內
6、導通電阻RON
·導通電阻RON說明了VDS對ID的影響，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大，一般在幾十千歐到幾百千歐之間
·由於在數字電路中，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內
7、極間電容
·三個電極之間都存在著極間電容：柵源電容CGS、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間
8、低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小
CMOS反相器
CMOS邏輯門電路是在TTL電路問世之後，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件，以及PLD器件都採用CMOS藝製造，且費用較低。早期生產的CMOS門電路為4000系列，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即VDD>(VTN+|VTP|)。
CMOS門電路
1、與非門電路：包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。因此，這種電路具有與非的邏輯功能，即n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。
2.或非門電路：包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。因此，這種電路具有或非的邏輯功能，其邏輯表達式為。顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。
3、異或門電路：它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。
CMOS傳輸門
MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V。為使襯底與漏源極之間的PN結任何時刻都不致正偏，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時、TP的柵壓為+5V，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V，vI在-3V到+5V的范圍內TP將導通。由上分析可知，當vI<-3V時，僅有TN導通，而當vI>+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸門的優點。在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時。可以忽略不計。CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。

⑻ CMOS門電路的特點

與TTL相比，CMOS的輸入阻抗高，使其扇出能力比TTL強。

此外，其閾值電壓專與電源電壓有正比關系，比如低屬電平閾值0.3VDD，高電平閾值0.7VDD。

TTL輸入端可以開路，相當於輸入高電平，而CMOS輸入端不允許開路，否則可能會造成電路不穩定甚至損壞，一般需要上拉或下拉電阻。

(8)有N的門電路擴展閱讀：

CMOSRAM晶元由系統通過一塊後備電池供電，因此無論是在關機狀態中，還是遇到系統掉電情況，CMOS信息都不會丟失。

由於CMOSRAM晶元本身只是一塊存儲器，只具有保存數據的功能，所以對CMOS中各項參數的設定要通過專門的程序。

早期的CMOS設置程序駐留在軟盤上的（如IBM的PC/AT機型），使用很不方便。現在多數廠家將CMOS設置程序做到了BIOS晶元中，在開機時通過按下某個特定鍵就可進入CMOS設置程序而非常方便地對系統進行設置，因此這種CMOS設置又通常被叫做BIOS設置。

⑼ 門電路工作原理

第五節 CMOS邏輯門電路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS邏輯門電路是在TTL電路問世之後 ，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都採用CMOS藝製造，且費用較低。
早期生產的CMOS門電路為4000系列 ，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然後介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
（2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後
，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID

4. 柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON
·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間
·由於在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內

7. 極間電容
·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間

8. 低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸 出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小

一、CMOS反相器

由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考慮兩種極限情況：當vI處於邏輯0時 ，相應的電壓近似為0V；而當vI處於邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由於電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD－vSD。由於vSGP＜VT（VTN=|VTP|=VT），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近於零。這就是說，電路的功耗很小（微瓦量級）

下圖分析了另一種極限情況，此時對應於vI＝0V。此時工作管TN在vGSN＝0的情況下運用，其輸出特性iD－vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP＝VDD時的輸出特性iD－vDS。由圖可知，工作點決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 。可見上述兩種極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似於一理想的邏輯單元，其輸出電壓接近於零或+VDD，而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=
2V。由於 VDD＞（VTN＋|VTP|），因此，當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通。考慮到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區（飽和區）呈現恆流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態。

3.工作速度

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電迴路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。

因此，這種電路具有與非的邏輯功能，即
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
因此，這種電路具有或非的邏輯功能，其邏輯表達式為

顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。
比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或

如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在於，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視
。

1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止；而當vI為低電壓時,情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。
上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放，以加快
電路的開關速度。當vI為高電壓時M1導通，T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區的存儲電荷通過M2而消散。可見，門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動並聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

當A和B均為低電平時，則兩個MOSFET MPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區存儲電荷提供一條釋放通路。
另一方面，當兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，並且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓 。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。
傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時,TP的柵壓為+5V
，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。
為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V ，vI在-3V到+5V的范圍內TP將導通。
由上分析可知，當vI＜-3V時，僅有TN導通，而當vI＞+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析
還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。
CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。