計數器的電路圖

1. 怎樣用74ls161構成一個十三進制的計數器，求電路圖

用非同步清零法，則在輸出端的Q3Q2Q0引出接到與非門，與非門輸出接到161的清零端，另把D0~D3接地即可。

(1)計數器的電路圖擴展閱讀：

74ls161相似晶元：

74HC161和74LS161都是常用的四位二進制可預置的同步加法計數器，74HC161是CMOS型，74LS161是TTL型。它可以靈活的運用在各種數字電路，以及單片機系統中實現分頻器等很多重要的功能。

74hc161的主要功能如下：

1、非同步清零功能：當CLR的反為零時，不論有無時鍾脈沖CLK和其他信號輸入，計數器被清零，即Qd~Qa都為0。

2、同步並行置數功能：當CLR的反=1，LOAD的反=0時，在輸入時鍾脈沖CLK上升沿的作用下，並行輸入的數據dcba被置入計數器，即Qd~Qa=dcba。

3、計數功能：當LOAD的反=CLR的反=ENP=ENT=1，當CLK端輸入計數脈沖時，計數器進行二進制加法計數

4、保持功能：當LOAD的反=CLR的反=1時，且ENP和ENT中有」0「時，則計數器保持原來狀態不變。

參考資料來源：網路-74HC161

2. 60進制計數器電路圖

基於原理圖描述的，這是一個24進制的計數器，把十位和個位的輸出那裡的連接改改就行了，會吧？

下面是基於verilog語言描述的：

molecnt24(ten,one,co,clk,clr);

output[3:0]ten,one;

outputco;

inputclk,clr;

reg[3:0]ten,one;

regco;

always@(posedgeclk)

begin

if(clr)

beginten<=0;one<=0;end

else

begin

if({ten,one}==8'b00100011)

beginten<=0;one<=0;co<=1;end

elseif(one==4'b1001)

beginone<=0;ten<=ten+1;co<=0;end

else

beginone=one+1;co<=0;end

end

end

endmole

還有基於vhdl語言描述的，具體參考潘松老師的那本書或者周潤景老師的那本書。

3. 用74161集成計數器設計9進制加計數器，要完整電路圖

把一個74161的Q3作為這一級的進位輸出端，它就是一個八進制計數器。第一級的4個輸出端（Q3,Q2,Q1,Q0）就是8,4,2,1。這個第一級的計數輸入是從CLK端輸入的，第二級的CLK接第一級的Q3,就構成了八進制計數器的第二級。如此類推，就構成了多位的八進制計數器電路。

試用同步加法計數器74LS161（或74LS160）和二4輸入與非門74LS20構成百以內任意進制計數器，並採用LED數碼管顯示計數進制。採用555定時器構成多諧振盪電路，為同步加法計數器提供時鍾輸入信號。

(3)計數器的電路圖擴展閱讀：

電子計數器按功能可分4類。

①通用計數器：可測頻率、周期、多周期平均、時間間隔、頻率比和累計等。

②頻率計數器：專門用於測量高頻和微波頻率的計數器。

③計算計數器：具有計算功能的計數器，可進行數學運算，可用程序控制進行測量計算和顯示等全部工作過程。

④微波計數器：是以通用計數器和頻率計數器為主配以測頻擴展器而組成的微波頻率計。它的測頻上限已進入毫米波段，有手動、半自動 、全自動3類。系列化微波計數器是電子計數器發展的一個重要方面。

4. 急求用74LS192晶元構成30秒倒計時電路圖，數電實踐課用，我不會啊，給個電路圖，謝謝！

計數器的電路連接如下圖所示

採用74LS192晶元作為計數器，74LS192是同步的加減計數器，其具有清除和置數的功能。電路中選擇兩片74LS192作為分別作為30的十位和個位。

將作為十位的計數器輸入端置為0011而將個位的輸入端置為0000。將兩片74LS192的置數端連出來與開關B相連，開關B控制置數端與高電平還是低電平，從而實現當30倒計時到00時，通過手動操作開關B而可以重新開始倒計時。

(4)計數器的電路圖擴展閱讀：

電路連接的方法為：

1、連接電路前，先要畫好電路圖。

2、把電路元件按電路圖相應的位置擺好。

3、電路的連接要按照一定的順序進行。

4、連接並聯電路時，可按「先干後支」的順序進行，即先連好乾路，再接好各支路，然後把各支路並列到電路共同的兩個端點上，或按「先支後干」的順序連接。

5. 分別使用反饋置數法和置零法畫出利用74161構成七進制加法計數器的電路圖並畫出各自電路的狀態轉換圖。

利用74161構成七進制加法計數器，最大數是6，所以，利用計數到6時，產生置數脈沖，在下一個時鍾脈沖時使計數器置數0000，實現回0。邏輯圖如下，也是模擬圖，圖中的數碼管你不用畫，那是為了顯示模擬效果的。

6. 求用74161晶元做38，40，51進制的計數器的電路圖

圖中是採用復位法構成的串列進位式20進制計數器。第一個計數器10進制，第二個計數器接成2進制。
合起來是20進制。

7. 求計數器原理圖(非數字電路,是含繼電器和齒輪的那種)!

下圖是電磁式機械計數器，輸入12伏直流脈沖，輸入一個脈沖，計數器記錄一個數，其優點是不怕斷電，數據永遠保存。
型號：JJ-10A(JDM-II型).

8. 如何用74LS161來實現7進制的計數器電路圖

1、首先找到一塊74LS195晶元，將其J、K輸入端連接到一起，將R、LOAD端連接高電平，將CP端連接脈沖信號，再將輸出端從左到右、從上到下編號為Q0、Q1、Q2、Q3，如圖所示。

(8)計數器的電路圖擴展閱讀

一個 16 進制計數器，最大計數值是 1111 ，相當於十進制數 15 。需要計數的脈沖加到最低位觸發器的 CP 端上，所有的 J 、 K 端都接高電平 1 ，各觸發器 Q 端接到相鄰高一位觸發器的 CP 端上。 J—K 觸發器的特性表告訴我們：當 J=1 、 K=1 時來一個 CP ，觸發器便翻轉一次。

在全部清零後，第 1 個 CP 後沿，觸發器 C0 翻轉成 Q0=1 ，其餘 3 個觸發器仍保持 0 態，整個計數器的狀態是 0001 。

第 2 個 CP 後沿，觸發器 C0 又翻轉成「 Q0=0 ， C1 翻轉成 Q1=1 ，計數器成 0010 。到第 15 個 CP 後沿，計數器成 1111 。可見這個計數器確實能對 CP 脈沖計數。

9. 74ls161做成24進制計數器接線圖電路圖！！急

電路圖：

清零端CR=「0」，計數器輸出Q3、Q2、Q1、Q0立即為全「0」，這個時候為非同步復位功能。當CR=「1」且LD=「0」時，在CP信號上升沿作用後，74LS161輸出端Q3、Q2、Q1、Q0的狀態分別與並行數據輸入端D3，D2，D1，D0的狀態一樣，為同步置數功能。

而只有當CR=LD=EP=ET=「1」、CP脈沖上升沿作用後，計數器加1。74LS161還有一個進位輸出端CO，其邏輯關系是CO= Q0·Q1·Q2·Q3·CET。合理應用計數器的清零功能和置數功能，一片74LS161可以組成16進制以下的任意進制分頻器。

(9)計數器的電路圖擴展閱讀：

74ls161是非同步置數同步清零十六進制計數器,構成24進制計數器有兩種方法：

1、非同步置數法.因為是非同步,所以不用等待時鍾信號就可以直接置數,構成24進制計數器的話,需要兩塊晶元級聯,第一塊計數16次後進位一次,然後第二片計數1次,當第一片計數8次與第二片計數1次後就是計數24次,此時通過門電路譯出置數信號給置數端就行.

2、同步清零法.原理同置數法,只是它是同步清零,需要等待時鍾信號一起作用來清零,所以在第一片計數7次與第二片計數1次後就是23次計數,此時譯出清零信號,然後再等待一個時鍾信號,此時計數24次,又剛好完成清零。

10. 關於計數器晶元74LS160的運用。用兩片74LS160晶元設計一個同步六十進制計數器請畫出電路圖

用兩片74LS160晶元設計一個同步六十進制計數器可使用同步級聯、非同步清零方式實現。

其中個位計數為十進制形式。個位與十位計數器之間採用同步及連方式，個位計數器的進位信號連接到十位計數器的使能端EP，或ET，或EP、ET的並聯，完成個位對十位計數器的進位控制。十位計數器計數到6時，Q1=Q2=1，用個2與非門連接，以產生清0信號，並連接兩個計數器的清0端。

數據位（D0~D3）全部掛低電平，其餘計數器的輸入端，掛高電平。計數器容量為10×10=100。2個數器同時連接到同一個計數脈沖CP，以低位計數器進位脈沖CO作高位計數器的工作狀態控制脈沖EP、ET。經與非門輸出空置數端，接成六進制計數形式。當計數器狀態為59時，重新置數，並輸出一進位到達六十進制。

(10)計數器的電路圖擴展閱讀：

在同步清零的計數器電路中，RD『 出現低電平後要等下一個CLK信號到達時才能將觸發器清零。而在非同步清零的計數器電路中，只要RD』 出現低電平，觸發器立即被置零，不受CLK的控制。

計數器主要由觸發器構成，按觸發器的翻轉的次序來分類。在同步計數器中，當計數脈沖輸入時所有觸發器是同時翻轉的。

「同步」輸入信號和時鍾信號有關，實際上輸入信號和時鍾信號進行了與運算或者與非運算，輸入信號和時鍾信號的運算結果是有效的器件的狀態才會改變。

同步信號可以過濾掉不正確狀態跳變對邏輯的影響，但是需要保證有效輸入信號在時鍾信號跳變錢完成跳變，否則輸入信號就是無效的。