邏輯電路高位

⑴ 數字邏輯電路，求電路圖！！用74LS192設計6進制減法計數器，外部反饋置數法

一、分析與方案選擇 

（一）首先要使用74LS192或40192設計一個4進制計數器和一個7進制計數器，然後通過數碼管來顯示狀態。兩種進制間的切換可以通過一個單刀雙擲開關來實現。其重點和難點在於設計一個4進制計數器和一個7進制計數器。

（二）通過分析74LS192和40192的特點，發現可以使用清零法來設計一個4進制計數器，而7進制則不能直接通過置數或者清零獲得。因此我選擇採用置數法將74LS192或40192設計的從0到7的8進制計數器改裝為從1到7的計數器，然後再通過一個減法器使從1到7的計數器變為從0到6的7進制計數器。而減法器可以使用集成加法器和四個異或門來實現。 

二、主要元器件介紹  在本課程設計中，主要用到了74LS192計數器、7447解碼器、74LS00與非門、7408與門、74LS136異或門、74283加法器、七段數碼顯示器和一個單刀雙擲開關等元器件。 

（一）十進制同步可逆計數器74LS192 功能如下： 

1、 非同步清零。74LS192的輸入端非同步清零信號CR，高電平有效。僅當CR=1時，計數器輸出清零，與其他控制狀態無關。 

2、步置數控制。LD非為非同步置數控制端，低電平有效。當CR=0,LD非=0時，D1D2D3D4被置數,不受CP控制。 

3、 加法計數器，當CR和LD非均無有效輸入時，即當CR=0、LD非=1,而減數計數器輸入端CPd為高電平，計數脈沖從加法計數端CPu輸入時，進行加法計數；當CPd和CPu條件互換時，則進行減法計數。 

4、保持。當CR=0、LD非=1（無有效輸入），且當CRd=CPu=1時，計數器處於保持狀態。 

5、進行加計數，並在Q3、Q0均為1、CPu=0時，即在計數狀態為1001時，給出一進位信號。進行減計數，當Q3Q2Q1Q0=0000，且CPd=0時，BO非給出一錯位信號。這就是十進制的技術規律。 

在設計過程中，我主要利用74LS192的計數功能，通過置數法和清零法將其改造為一個4進制計數器和一個7進制計數器。

五、總結

1、在電路模擬時候，覺得原理圖是正確的，但運行不出想要的結果，把74LS192換成了同樣是計數器的74LS161,結果可以實現4、7進制的轉換，知道是這個晶元本身特點，要根據它自身的性質來修改原理圖；

2、還有，接地的標號中要把Net選項選為GND，不然在PCB製作中將沒有接地這一個選項出現；

3、在PCB板製作時，要對元器件不斷調整位置來使排版最佳。

⑵ 邏輯電路中A2為高位是什麼意思

高低電位是個相對概念，一般邏輯電路中0v為低電位，5v為高電位；但並不絕對，一般由電壓與之前設定的閥值。

⑶ 這是一個轉換BCD碼的邏輯電路的真值表，d為高位，a為低位，根據真值表可以看出這個電路的功能是把什

從圖表看，當最高位=1時，次高位=0 則表示 8，=1 則表示 9；
即是十六進制數 8,9,A,B 都轉換為8，C,D,E,F 都轉換為9；
輸出是8421碼了，翻查了好些資料，可仍然說不清是什麼碼轉換為BCD碼；

⑷ 用74HC161組成的時序邏輯電路怎麼分析

由電路圖6-44可知，74HC161(2)的P、T接到74HC161(1)的CO，只有74HC161(1)計數到1111時，產生進位信號(CO=1)，再來一個CLK脈沖信號，74HC161(2)才計數一次。所以，74HC161(2)的輸出是高位，74HC161(1)的輸出是低位。

兩片74HC161的預置數端被連接到非門，非門輸入是74HC161(2)的進位輸出；當74HC161(1)和74HC161(2)計數到1111時，兩片74HC161重新置數Q7Q6Q5Q4Q3Q2Q1Q0=00111100。

因此，兩片74HC161的狀態范圍是從00111100到11111111，共196個狀態，完成一百九十六進制計數器的功能。

(4)邏輯電路高位擴展閱讀：

三種邏輯器件

時序邏輯電路應用很廣泛,根據所要求的邏輯功能不同進行劃分,它的種類也比較繁多。在具體的授課環節中,主要選取了應用較廣、具有典型時序邏輯電路特徵的三種邏輯器件進行比較詳細地介紹[1]。

1.計數器

一般來說,計數器主要由觸發器組成,用以統計輸入計數脈沖CP的個數。計數器的輸出通常為現態的函數。計數器累計輸入脈沖的最大數目稱為計數器的「模」,用M表示。如M=6計數器,又稱六進制計數器。所以,計數器的「模」實際上為電路的有效狀態數 。

同步七進制加法計數器的邏輯圖計數器的種類很多,特點各異。主要分類如下:按計數進制可分為:二進制計數器、十進制計數器、任意進制計數器。

2.寄存器

寄存器是存放數碼、運算結果或指令的電路,移位寄存器不但可存放數碼,而且在移位脈沖作用下,寄存器中的數碼可根據需要向左或向右移位。寄存器和移位寄存器是數字系統和計算機中常用的基本邏輯部件,應用很廣。

一個觸發器可存儲一位二進制代碼, n個觸發器可存儲n位二進制代碼。因此,觸發器是寄存器和移位寄存器的重要組成部分。對寄存器中的觸發器只要求它們具有置0或者置1功能即可,無論是用同步結構的觸發器,還是用主從結構或者邊沿觸發的觸發器,都可以組成寄存器 。

3.順序脈沖發生器

順序脈沖是指在每個循環周期內,在時間上按一定先後順序排列的脈沖信號。產生順序脈沖信號的電路稱為順序脈沖發生器。在數字系統中,常用以控制某些設備按照事先規定的順序進行運算或操作 。

⑸ 組合邏輯電路的基本單元是什麼'

組合邏輯電路的基本單元是由「與」、「或」、「非」三種門電路組成 。

「門」是這樣的一種電路：它規定各個輸入信號之間滿足某種邏輯關系時，才有信號輸出，通常有下列三種門電路：與門、或門、非門（反相器）。

從邏輯關系看，門電路的輸入端或輸出端只有兩種狀態，無信號以「0」表示，有信號以「1」表示。也可以這樣規定：低電平為「0」，高電平為「1」，稱為正邏輯。

反之，如果規定高電平為「0」，低電平為「1」稱為負邏輯，然而，高與低是相對的，所以在實際電路中要先說明採用什麼邏輯，才有實際意義；

例如，負與門對「1」來說，具有「與」的關系，但對「0」來說，卻有「或」的關系，即負與門也就是正或門；同理，負或門對「1」來說，具有「或」的關系，但對「0」來說具有「與」的關系，即負或門也就是正與門。

(5)邏輯電路高位擴展閱讀：

組合邏輯電路運算單元：

在數字系統中算術運算都是利用加法進行的，因此加法器是數字系統中最基本的運算單元。由於二進制運算可以用邏輯運算來表示，因此可以用邏輯設計的方法來設計運算電路。加法在數字系統中分為全加和半加，所以加法器也分為全加器和半加器。

1、半加器設計：

半加器不考慮低位向本位的進位，因此它有兩個輸入端和兩個輸出端。

設加數（輸入端）為A、B ；和為S ；向高位的進位為Ci+1

函數的邏輯表達式為： S=AB+AB ； Ci+1=AB+1

2、全加器設計

由於全加器考慮低位向高位的進位，所以它有三個輸入端和兩個輸出端。

設輸入變數為（加數）A、B、 Ci-1，輸出變數為 S、 Ci+1

函數的邏輯表達式為：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1

Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（AB）Ci-1+AB

3、全加器應用

因為加法器是數字系統中最基本的邏輯器件，所以它的應用很廣。它可用於二進制的減法運算、乘法運算，BCD碼的加、減法，碼組變換，數碼比較等。

⑹ 時序電路的三種工作狀態

1.什麼是時序電路

任一時刻的輸出信號不僅取決於當時的輸入信號，而且還取決於電路的原來狀態，或者說還與以前的輸入有。具有這種邏輯特點的電路稱為時序邏輯電路。說的更具體一點，舉例：兩個多位數相加，從低位到高位逐位相加，完成相加的運算，那麼每一位相加的結果不僅取決於本位的兩個加數，還與低一位是否有進位有關。

從上面的例子可以看出來，時序邏輯電路有兩個特點，（1）時許電路包含了組合電路和存儲電路（實現加法運算--組合電路，保存進位---存儲電路）。（2）存儲電路的輸出狀態必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合電路的輸出（進位和兩數相加共同決定運算的結果）。

時序電路分為：同步時序電路 和 非同步時序電路。

2.時序圖

在知道了時序電路的概念之後，需要考慮的是如何分析這個電路。或者說如何看懂這個電路。其實想要分析一個時序電路，就是找出電路的狀態和輸出的狀態在輸入變數和時鍾信號作用下的變化規律。

時許電路的每一時刻的狀態不僅和當前的輸入有關而且和電路的歷史情況有關，因此，將電路的一系列時鍾信號作用下狀態轉換的全部過程找出來，則電路的邏輯功能便一目瞭然。狀態轉換圖，狀態轉換表，狀態機流程圖和時序圖都是用來描述電路的狀態變換的。

這里只聊一下時序圖：在輸入信號和時鍾脈沖序列作用下，電路狀態和輸出狀態隨時間 變化的波形圖稱為時序圖。

時序圖究竟應該怎的么畫呢？

首先是寫方程如下圖：

⑺ 關於N進制時序邏輯電路

這是50進制計數器，因為74290是十進制計數器，接CP脈沖的是個位計數器，就是十進制，而個位的高位Q3接到下一片CP端，就是個位向十位進位信號，而十位的Q6Q4接到復位端R0A，R0B，即十位計數到5(0101)時，使計數器立即回0，所以，並看不到5，那最大數是49，就是50進制計數器。

⑻ 數字邏輯電路的題目。題目如下圖。

1-7，不考慮進位真值表,A、B為輸入，S為輸出
A B S
0 0 0
0 1 1
1 0 1
1 1 0
考慮進位，A、B、C1為輸入，S、C2為輸出，真值表；
A B C1 S C2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

1-8不考慮借位真值表,A、B為輸入(A-B)，D為輸出；
A B D
0 0 0
0 1 1（需向高位借位，但題目沒要求考慮。）
1 0 1
1 1 0
考慮借位，A、B、C1為輸入(A-B-C1)，S、C2為輸出，C1是低位的借位，C2為向高位的借位，D為結果，真值表；
A B C1 D C2
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

⑼ 數字邏輯電路問題！！急

第一題用2個觸發器實現，高位Q1，低位Q0
J0=Q1非，K0=Q1，J1=Q0，K1=Q0非
時鍾可用同步時序電路設計

第二題為（Q3非*Q2）的非 4至7的特點就是最高位是0，次高位是1

⑽ 數電時序邏輯電路狀態轉換圖，有時候圈圈內規定Q3Q2Q1，有時候是Q1Q2Q3，分別什麼時候用呢

一般是高位在左邊，就是q3q2q1.書上寫的也行，一定要標記清楚。在正式晶元的數據手冊里，高位一般在前。高位叫MSB,低位叫LSB.比如寄存器的8位一般寫成D7D6D5...D0