進制電路圖

❶ 用兩片74LS161設計152進制加法計數器 求電路圖 不會連線 謝謝您！

用兩片復74LS161設計152進制加法計數制器，這兩片74LS161必須按二進制數計數才可以。先把十進制數152轉換成二進制數，是1001 1000，這8位二進制數中有3位為1，就把這3位輸出接到與非門74LS10，則輸出一個清0信號，送到兩片74LS161的復位端CR(或MR)即可。

❷ 二進制加法器電路工作原理,畫電路圖,文字說明執行過程

二進制加法器是數字電路的基本部件之一。二進制加法運算同邏輯加法運算的含義是不同的。前者是數的運算，而後者表示邏輯關系。二進制加法是「逢二進一」，即1+1=10，而邏輯加則為1+1=1。

❸ 用74ls161晶元實現56進制電路圖

用74ls161晶元實現56進制計數，用兩片74LS161級聯，並計數到38H時復位。電路圖和模擬圖效果如下圖。

❹ 圖1-1是由晶元74ls290構成的任意進制時序電路，試判定該電路是什麼改接方法

對的，這是JK觸發器處於計數狀態的輸出，每個輸入CP下降沿，輸出Q翻轉，兩個CP周期，Q完成一次周期，所以其有降頻（頻率減半）作用。

❺ 求74LS161實現1000進制電路圖，很急！

1）74LS161是16進制計數器，如果以16進制輸出，那麼計數器最大計數值為3E8；

2）如果以十進制輸出，則每一位就是BCD碼輸出，那麼計數器最大計數值為999；

你需要什麼

給你個參考

滿意採納哈

❻ 如何根據電路圖，分析是幾進制的計算器

設始初 LD'=0，D1~D4傳到Q1~Q4，Q1~Q4=1100，對應每個有效CP計數從1100→0010→1010..........→1101→0011，到Q3Q4=11時，LD'有效使版能再將D1D2傳到Q1Q2從新計數。權

❼ 試分析圖2所示電路,畫出它的狀態圖,並說明它是幾進制計數器

LD'=1010B=10D，LS161是同步置數，計數至10時CP前沿已經過去，要在下一個CP完成置數，所以電路輸出狀態是0~10，共11種狀態，是11進制計數器。

計數器就是實現這種運算的邏輯電路，計數器在數字系統中主要是對脈沖的個數進行計數，以實現測量、計數和控制的功能，同時兼有分頻功能。

計數器是由基本的計數單元和一些控制門所組成，計數單元則由一系列具有存儲信息功能的各類觸發器構成，這些觸發器有RS觸發器、T觸發器、D觸發器及JK觸發器等。

(7)進制電路圖擴展閱讀：

計數器種類

1、如果按照計數器中的觸發器是否同時翻轉分類，可將計數器分為同步計數器和非同步計數器兩種。

2、如果按照計數過程中數字增減分類，又可將計數器分為加法計數器、減法計數器和可逆計數器，隨時鍾信號不斷增加的為加法計數器，不斷減少的為減法計數器，可增可減的叫做可逆計數器。

另外還有很多種分類不一一列舉，但是最常用的是第一種分類，因為這種分類可以使人一目瞭然，知道這個計數器到底是什麼觸發方式，以便於設計者進行電路的設計。

此外，也經常按照計數器的計數進制把計數器分為二進制計數器、十進制計數器等等。

❽ 說明圖中電路是多少進制的計數器，包含哪些有效狀態

這個電路是六進制的計數器，當計數到0101(是五)時，與非門輸出一個置數信號加到LD端，下一個脈沖到時，將0000送入計數器，實現回0，那麼最大數是5，所以是六進制計數器。
有效狀態有：0000,0001,0010,0011,0100,0101。
共6個，就是六進制。

❾ 求40進制的計數器電路設計圖

為什麼要做40進制計數器呢？這是比較困難的，因為，二進制計數器，八進制，16進制都是2的N次方，而數字元件都是以二進制為基礎的。再看看能不能換成2的n次方。那樣的話問題就簡單了。

❿ 用74LS161設計8進制計數器。（要求有詳細設計過程並畫出電路圖）

使用反饋預置法設計8進制計數器，8的二進制為1000，即Q2Q1Q0都為000，Q3為1，因此將Q3通過一回個非門接入置位端答，這樣每次計數到7後被置為0，完成0-7的8進制計數。置數端D3D2D1D0設置為0。