集成電路程序

❶ 集成電路與程序之間的關系

其實你想復雜了，你想，用VB編輯下的程序那得多大呀，一個小小的芯回片能裝上那麼大的程序嗎！答集成電路是怎麼實現程序的運轉等的？集成電路只能識別簡單的開關信號（也就是數字電路里說的0和1信號）和簡單的模擬電壓信號（例如溫度，濕度，壓力等，還得把這些信號轉換成電壓信號）。要實現某一功能必須使用好幾個集成電路協同工作。
例如：你說的一個設備在50攝氏度的時候鳴笛這個功能。來給你說說原理。
電路分這么幾個部分：溫度檢測電路，微處理器，鳴笛電路
第一個先得有信號檢測電路，也就是溫度測量電路，溫度測量出來後送給微處理器（CPU）經過微處理器處理來判斷，看看信號是不是達到了50攝氏度，如果沒有則鳴笛電路不工作，如果溫度達到或者超過50攝氏度時微處理器則輸出控制信號來控制鳴笛電路工作。
就這么簡單，中間有微處理器判斷一下，沒有達到則斷開，鳴笛電路工作，達到則閉合，鳴笛電路不工作。不管多麼復雜的東西都得轉換成0和1兩種狀態，或者是電壓信號。
這方面你可以接觸一下單片機和數字電路

❷ 可編程的集成電路 是什麼意思原理是怎樣的

1、可編程的集成電路有很多種，例如單片機，FPGA....。
2、意思是指可以對集成電路編程，獲得我們要求的功能。

❸ 集成電路設計的設計流程

集成電路設計可以大致分為數字集成電路設計和模擬集成電路設計兩大類。 參見：模擬電路及混合信號集成電路
集成電路設計的另一個大分支是模擬集成電路設計，這一分支通常關注電源集成電路、射頻集成電路等。由於現實世界的信號是模擬的，所以，在電子產品中，模-數、數-模相互轉換的集成電路也有著廣泛的應用。模擬集成電路包括運算放大器、線性整流器、鎖相環、振盪電路、有源濾波器等。相較數字集成電路設計，模擬集成電路設計與半導體器件的物理性質有著更大的關聯，例如其增益、電路匹配、功率耗散以及阻抗等等。模擬信號的放大和濾波要求電路對信號具備一定的保真度，因此模擬集成電路比數字集成電路使用了更多的大面積器件，集成度亦相對較低。
在微處理器和計算機輔助設計方法出現前，模擬集成電路完全採用人工設計的方法。由於人處理復雜問題的能力有限，因此當時的模擬集成電路通常是較為基本的電路，運算放大器集成電路就是一個典型的例子。在當時的情況下，這樣的集成電路可能會涉及十幾個晶體管以及它們之間的互連線。為了使模擬集成電路的設計能達到工業生產的級別，工程師需要採取多次迭代的方法以測試、排除故障。重復利用已經設計、驗證的設計，可以進一步構成更加復雜的集成電路。1970年代之後，計算機的價格逐漸下降，越來越多的工程師可以利用這種現代的工具來輔助設計，例如，他們使用編好的計算機程序進行模擬，便可獲得比之前人工計算、設計更高的精確度。SPICE是第一款針對模擬集成電路模擬的軟體，其字面意思是「以集成電路為重點的模擬程序（英語：Simulation Program with Integrated Circuit Emphasis）」 。基於計算機輔助設計的電路模擬工具能夠適應更加復雜的現代集成電路，特別是專用集成電路。使用計算機進行模擬，還可以使項目設計中的一些錯誤在硬體製造之前就被發現，從而減少因為反復測試、排除故障造成的大量成本。此外，計算機往往能夠完成一些極端復雜、繁瑣，人類無法勝任的任務，使得諸如蒙地卡羅方法等成為可能。實際硬體電路會遇到的與理想情況不一致的偏差，例如溫度偏差、器件中半導體摻雜濃度偏差，計算機模擬工具同樣可以進行模擬和處理。總之，計算機化的電路設計、模擬能夠使電路設計性能更佳，而且其可製造性可以得到更大的保障。盡管如此，相對數字集成電路，模擬集成電路的設計對工程師的經驗、權衡矛盾等方面的能力要求更嚴格。 參見：數字電路
粗略地說，數字集成電路可以分為以下基本步驟：系統定義、寄存器傳輸級設計、物理設計。而根據邏輯的抽象級別，設計又分為系統行為級、寄存器傳輸級、邏輯門級。設計人員需要合理地書寫功能代碼、設置綜合工具、驗證邏輯時序性能、規劃物理設計策略等等。在設計過程中的特定時間點，還需要多次進行邏輯功能、時序約束、設計規則方面的檢查、調試，以確保設計的最終成果合乎最初的設計收斂目標。
系統定義
參見：高級綜合
系統定義是進行集成電路設計的最初規劃，在此階段設計人員需要考慮系統的宏觀功能。設計人員可能會使用一些高抽象級建模語言和工具來完成硬體的描述，例如C語言、C++、SystemC、SystemVerilog等事務級建模語言，以及Simulink和MATLAB等工具對信號進行建模。盡管目前的主流是以寄存器傳輸級設計為中心，但已有一些直接從系統級描述向低抽象級描述（如邏輯門級結構描述）轉化的高級綜合（或稱行為級綜合）、高級驗證工具正處於發展階段。
系統定義階段，設計人員還對晶元預期的工藝、功耗、時鍾頻率、工作溫度等性能指標進行規劃。
寄存器傳輸級設計
參見：寄存器傳輸級、硬體描述語言、Verilog及VHDL
目前的集成電路設計常常在寄存器傳輸級上進行，利用硬體描述語言來描述數字集成電路的信號儲存以及信號在寄存器、存儲器、組合邏輯裝置和匯流排等邏輯單元之間傳輸的情況。在設計寄存器傳輸級代碼時，設計人員會將系統定義轉換為寄存器傳輸級的描述。設計人員在這一抽象層次最常使用的兩種硬體描述語言是Verilog、VHDL，二者分別於1995年和1987年由電氣電子工程師學會（IEEE）標准化。正由於有著硬體描述語言，設計人員可以把更多的精力放在功能的實現上，這比以往直接設計邏輯門級連線的方法學（使用硬體描述語言仍然可以直接設計門級網表，但是少有人如此工作）具有更高的效率。
設計驗證
參見：功能驗證、形式驗證、靜態時序分析、硬體驗證語言及高級驗證
設計人員完成寄存器傳輸級設計之後，會利用測試平台、形式驗證、斷言等方式來進行功能驗證，檢驗項目設計的正確性，如果有誤，則需要檢測之前設計文件中存在的漏洞。現代超大規模集成電路的整個設計過程中，驗證所需的時間和精力越來越多，甚至都超過了寄存器傳輸級設計本身，人們設置些專門針對驗證開發了新的工具和語言。
例如，要實現簡單的加法器或者更加復雜的算術邏輯單元，或利用觸發器實現有限狀態機，設計人員可能會編寫不同規模的硬體描述語言代碼。功能驗證是項復雜的任務，驗證人員需要為待測設計建立一個虛擬的外部環境，為待測設計提供輸入信號（這種人為添加的信號常用「激勵」這個術語來表示），然後觀察待測設計輸出埠的功能是否合乎設計規范。
當所設計的電路並非簡單的幾個輸入埠、輸出埠時，由於驗證需要盡可能地考慮到所有的輸入情況，因此對於激勵信號的定義會變得更加復雜，有時甚至需要用到形式驗證的方法。有時工程師會使用某些腳本語言（如Perl、Tcl）來編寫驗證程序，藉助計算機程序的高速處理來實現更大的測試覆蓋率。現代的硬體驗證語言可以提供一些專門針對驗證的特性，例如帶有約束的隨機化變數、覆蓋等等。作為硬體設計、驗證統一語言，SystemVerilog是以Verilog為基礎發展而來的，因此它同時具備了設計的特性和測試平台的特性，並引入了面向對象程序設計的思想，因此測試平台的編寫更加接近軟體測試。針對高級綜合，關於高級驗證的電子設計自動化工具也處於研究中。
現代集成電路的時鍾頻率已經到達了兆赫茲級別，而大量模塊內、模塊之間的時序關系極其復雜，因此，除了需要驗證電路的邏輯功能，還需要進行時序分析，即對信號在傳輸路徑上的延遲進行檢查，判斷其是否符合時序收斂要求。
邏輯綜合
主條目：邏輯綜合
工程師設計的硬體描述語言代碼一般是寄存器傳輸級的，在進行物理設計之前，需要使用邏輯綜合工具將寄存器傳輸級代碼轉換到針對特定工藝的邏輯門級網表，並完成邏輯化簡。
和人工進行邏輯優化需要藉助卡諾圖等類似，電子設計自動化工具來完成邏輯綜合也需要特定的演算法（如奎因－麥克拉斯基演算法等）來化簡設計人員定義的邏輯函數。輸入到自動綜合工具中的文件包括寄存器傳輸級硬體描述語言代碼、工藝庫、設計約束文件三大類，這些文件在不同的電子設計自動化工具套件系統中的格式可能不盡相同。邏輯綜合工具會產生一個優化後的門級網表，但是這個網表仍然是基於硬體描述語言的，這個網表在半導體晶元中的走線將在物理設計中來完。
選擇不同器件（如專用集成電路或者現場可編程門陣列等）對應的工藝庫來進行邏輯綜合，或者在綜合時設置了不同的約束策略，將產生不同的綜合結果。寄存器傳輸級代碼對於設計項目的邏計劃分、語言結構風格等因素會影響綜合後網表的效率。
目前大多數成熟的綜合工具大多數是基於寄存器傳輸級描述的，而基於系統級描述的高級綜合工具還處在發展階段。
由於工藝庫包含了標准延遲格式的時序信息，因此邏輯綜合後可以對該工藝下門級網表進行更加精確的靜態時序分析，進一步確保綜合前後的設計能夠實現相同的功能。
物理設計
主條目：物理設計
參見：布圖規劃、布局 (集成電路)、布線 (集成電路)、集成電路版圖及低功耗設計
邏輯綜合完成之後，通過引入器件製造公司提供的工藝信息，前面完成的設計將進入布圖規劃、布局、布線階段，工程人員需要根據延遲、功耗、面積等方面的約束信息，合理設置物理設計工具的參數，不斷調試，以獲取最佳的集成電路版圖，從而決定元件在晶圓上的物理位置。
隨著現代集成電路的特徵尺寸不斷下降，超大規模集成電路已經進入深亞微米級階段，互連線延遲對電路性能的影響已經達到甚至超過邏輯門延遲的影響。這時，需要考慮的因素包括線網的電容效應和線網電感效應，晶元內部電源線上大電流在線網電阻上造成的電壓降也會影響集成電路的穩定性。為了解決這些問題，同時緩解時鍾偏移、時鍾樹寄生參數的負面影響，合理的布局布線和邏輯設計、功能驗證等過程同等重要。隨著移動設備的發展，低功耗設計在集成電路設計中的地位愈加顯著。在物理設計階段，設計可以轉化成幾何圖形的表示方法，這稱為集成電路版圖，工業界有若干標准化的文件格式予以規范。
值得注意的是，電路實現的功能在之前的寄存器傳輸級設計中就已經確定。在物理設計階段，工程師不僅不能夠讓之前設計好的邏輯、時序功能在該階段的設計中被損壞，還要進一步優化晶元按照正確運行時的延遲時間、功耗、面積等方面的性能。在物理設計產生了初步版圖文件之後，工程師需要再次對集成電路進行功能、時序、設計規則、信號完整性等方面的驗證，以確保物理設計產生正確的硬體版圖文件。
後續：具體的工藝製造
參見：半導體器件製造、無廠半導體公司及晶圓代工
半導體製造工廠根據物理設計最後完成、已經通過各項檢查的標准化版圖文件，即可製造出實際的物理電路。
這個步驟不再屬於集成電路設計和計算機工程的范疇，而是直接進入半導體製造工藝領域，關注的重心亦轉向具體的材料、器件製作，例如光刻、刻蝕、物理氣相沉積、化學氣相沉積等。
傳統的集成電路公司能夠同時完成集成電路設計和集成電路製造。由於集成電路製造所需的設備、原料耗資巨大，因此一般的公司根本無力承受。一旦發生工藝節點的改變（如從65納米工藝進步到45納米工藝），公司可能需要花費相當高的成本來更換現有工藝設備，這給許多公司帶來了相當沉重的經濟負擔）。現在，有些公司逐漸放棄既設計、又製造的模式，業務范圍縮小至設計、驗證本身，而將具體的半導體工藝流程，委託給專門進行集成電路製造的工廠。上述無製造工藝（fabless），只進行設計、驗證公司被稱為無廠半導體公司，典型的例子包括高通、AMD、英偉達等；而專門負責製造的公司則被稱為晶圓代工廠，典型的例子包括台積電等。有一類特殊的無廠半導體公司，它們並不直接將設計項目送去工廠製造，而是把這些項目以IP核的形式封裝起來，作為商品銷售給其他無廠半導體公司，典型的例子包括ARM公司。

❹ 集成電路能裝程序嗎

集成電路范圍太廣了，CPU、內存都是由集成電路或由其組成，典型的是EPROM，就是用來裝程序的啊

❺ 晶元集成電路等是怎樣運行程序的，或這說是怎樣一種

這個就是電路的問題了，裡面都是二極體，利用多個二極體串聯並聯最後就可以實現我們對程序的控制，最後就是需要把他們寫在程序里，這樣就可以實現某些功能自動實現了，不過電路真的很復雜，主要是多，少的話還可以

❻ IC(集成電路)都需要往裡面編程嗎

極少的專用IC需要輸入程序。一般應用電路使用的IC只是分立件的集成不需要程序。
你沒有說明要做哪種實物。但是根據「簡單的電路圖」判定，不需編程序輸入。

❼ 集成電路設計開發最佳的軟體是哪一款軟體

pspice. OrCAD, workbench, protel, VHDL, ... PSPICE是由SPICE（Simulation Program with Intergrated Circuit Emphasis）發展而來的用於微機系列的通用電路分析程序。於1972年由美國加州大學伯克利分校的計算機輔助設計小組利用FORTRAN語言開發而成，主要用於大規模集成電路的計算機輔助SPICE設計用於模擬電路模擬。PSPICE 10.5在三大方面實現了重大變革：首先，在對模擬電路進行直流、交流和瞬態等基本電路特性分析的基礎上，實現了蒙特卡羅分析、最壞情況分析以及優化設計等較為復雜的電路特性分析；第二，不但能夠對模擬電路進行，而且能夠對數字電路、數/模混合電路進行模擬；第三，集成度大大提高，電路圖繪制完成後可直接進行電路模擬，並且可以隨時分析觀察模擬結果。PSPICE軟體的使用已經非常流行。在大學里，它是工科類學生必會的分析與設計電路工具；在公司里，它是產品從設計、實驗到定型過程中不可缺少的設計工具。 ORCAD Capture (以下以Capture代稱)是一款基於Windows 操作環境下的電路設計工具。利用Capture軟體，能夠實現繪制電路原理圖以及為製作PCB和可編程的邏輯設計提供連續性的模擬信息。ORCAD是由ORCAD公司於八十年代末推出的EDA軟體，它是世界上使用最廣的EDA軟體，每天都有上百萬的電子工程師在使用它，相對於其它EDA軟體而言，它的功能也是最強大的，由於ORCAD軟體使用了軟體狗防盜版，因此在國內它並不普及，知名度也比不上PROTEL，只有少數的電子設計者使用它，它進入國內是在電腦剛開始普及的94年。 電子工作台（electronics workbench——EWB）軟體是目前各種電子電路輔助分析與設計軟體中最優秀的軟體之一，它具有界面友好、操作簡便、實用性強等優點，並具有模擬和數字電路的設計、分析和模擬能力。介紹一種基於EWB軟體設計電路的新方法，它改變了傳統的設計方法，並通過設計事例介紹了EWB在電子技術中的方法與技巧，說明了該軟體是設計電子電路的有效工具 PROTEL是個完整的板級全方位電子設計系統，它包含了電路原理圖繪制、模擬電路與數字電路混合信號模擬、多層印製電路板設計（包含印製電路板自動布線）、可編程邏輯器件設計、圖表生成、電子表格生成、支持宏操作等功能，並具有Client/Server （客戶/伺服器）體系結構，同時還兼容一些其它設計軟體的文件格式，如ORCAD，PSPICE，EXCEL等，其多層印製線路板的自動布線可實現高密度PCB的100％布通率。在國內PROTEL軟體較易買到，有關PROTEL軟體和使用說明的書也有很多，這為它的普及提供了基礎。PROTEL是PORTEL公司在80年代末推出的EDA軟體，在電子行業的CAD軟體中，它當之無愧地排在眾多EDA軟體的前面，是電子設計者的首選軟體，它較早就在國內開始使用，在國內的普及率也最高，有些高校的電子專業還專門開設了課程來學習它，幾乎所有的電子公司都要用到它，許多大公司在招聘電子設計人才時在其條件欄上常會寫著要求會使用PROTEL。 VHDL的英文全寫是：VHSIC（Very High Speed Integrated Circuit）Hardware Description Language.翻譯成中文就是超高速集成電路硬體描述語言。因此它的應用主要是應用在數字電路的設計中。目前，它在中國的應用多數是用在FPGA/CPLD/EPLD的設計中。當然在一些實力較為雄厚的單位，它也被用來設計ASIC。VHDL主要用於描述數字系統的結構，行為，功能和介面。除了含有許多具有硬體特徵的語句外，VHDL的語言形式、描述風格以及語法是十分類似於一般的計算機高級語言。VHDL的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統）分成外部（或稱可視部分,及埠)和內部（或稱不可視部分），既涉及實體的內部功能和演算法完成部分。在對一個設計實體定義了外部界面後，一旦其內部開發完成後，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是VHDL系統設計的基本點。

❽ 集成電路設計與集成系統這個專業學什麼,前途怎麼樣

就業前提不錯，基礎類課程

（一）學科與專業類基礎知識

學科和專業類基礎知識須涵蓋電路與電子技術、計算機系統與應用、信號與系統、電磁場與波等知識領域的核心內容。教學內容可參照教育部相關課程教學指導委員會制定的基本要求。在講授相應專業基本知識領域和專業知識時，應講授相關的專業發展歷史和現狀。

（二）專業基礎知識

集成電路設計與集成系統專業應包括通信原理、數字信號處理、通信電路與系統信息理論基礎、信息網路、工程圖學中至少4個知識領域的核心內容。

專業類課程

集成電路設計與集成系統專業課程包括C語言程序設計、電路、模擬電子技術、數字電子技術、信號與系統、電磁場與波、半導體物理導論、半導體器件物理、高頻電子線路、數字信號處理、通信原理、微電子技術導論、數字集成電路、模擬集成電路、射頻集成電路、集成電路設計技術、電子封裝原理與技術、集成電路工藝原理、嵌入式系統設計、集成電路版圖設計、集成電路可靠性等。

就業方向

集成電路設計與集成系統專業可以在高新技術企業、國防軍工企業從事微電子工藝、集成電路設計、電子系統集成相關領域從事有關工程技術的研究、設計、技術開發、管理以及設備維護等工作；能在科研院所、高等院校從事半導體物理、半導體器件、集成電路設計等領域的科研、教學工作。

培養目標

集成電路設計與集成系統專業培養適應社會與經濟發展需要，具有道德文化素養、社會責任感、創新精神和創業意識，掌握必備的數學、自然科學基礎知識和相應專業知識，具備良好的學習能力、實踐能力、專業能力和一定的創新創業能力，身心健康，可從事電子信息及相關領域中系統、設備和器件的研究、設計、開發、製造、應用、維護、管理等工作的高素質專門人才。

以上內容參考：網路-集成電路設計

❾ 集成電路在什麼情況下程序會丟失

經過波峰焊當然會了,焊接時IC肢短路造成程序丟失.如果條件允許,可以改為迴流焊或焊接後再燒錄程序.

❿ 如何製作簡易集成電路

製作簡易集成電來路的方法：
1、根據自源己的電路功能要求，用verilog編寫程序。編寫完成後導入quartus軟體，編譯、綜合後進行電氣規則驗證、晶元面積驗證等各種驗證，如果不合適就修改程序重新驗證，如果通過了就輸出電子元件表。
2、把1的結果導入布局布線的相關軟體，在其中進行布局布線，並進行各種驗證，通過後輸出相應的掩膜文件表。
3、把2中的掩膜文件表交給集成電路晶元製造工廠，由工廠進行製造即可。

集成電路是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，製作在一小塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。