四變數表決電路_如何用與非門設計一個四變數多數表決電路

『壹』利用4選1數據選擇器（74LS153)設計一個3人表決器電路

153為雙四選一數據選擇器，最簡單的方法是分兩層實現。假設十六選一的選擇線為A3A2A1A0. 低層排四個四選一數據選擇器，每個的選擇信號都接A1A0 高層用一個四選一數據選擇器，選擇信號用A3A2，數據輸入信號將低層的四個輸出接入即可。

4選1數據選擇器 4選1數據選擇器的功能是從4個相互獨立的數據輸入端D0-D3中選出一個來送至輸出端，因為2位二進制代碼就可表示4個地址，所以具有2個地址輸入端A0和A1。還有一個附加控制端S，具有使能作用，當S=1是才正常執行數據選擇功能，否則輸出總為0。

(1)四變數表決電路擴展閱讀：

數據選擇器使用注意事項：

1、選擇器中包含「·」「#」「(」或者「]」等特殊字元，注意使用轉義字元將特殊字元轉義

2、選擇器中包含空格的注意事項：選擇器中的空格也是不容忽視的，空格存在與否得出的結果可能很大的不同，$(".test :hidden")表示選取class為test的元素裡面的隱藏元素。

3、$(".test:hidden")表示隱藏的class為test的元素。

4、$("ul li:last-child")在ul中選取最後一個li子元素。

5、$("div.one :last-child")選取class為one的div元素中最後一個子元素<集合元素>。

『貳』 13. 用與非門設計四變數的多數表決電路。當輸入變數A、B、C、D有3個或3個以上為1時輸出為1，輸入為其它狀

附圖的電路可以實復現樓主的制目的。

前四個3輸入與非門分別與不同組合的三個開關接通，當所有的開關不合上時，與非門輸入端全部被下拉電阻置0。這四個3輸入與非門都輸出1，則後一個4輸入與非門輸出0。

當任意一個3輸入與非門的開關被全部接通（有3票同意），則該與非門的輸入腳全部置1，它將輸出0，這樣後一個4輸入與非門的其中一個輸入腳0電位，則輸出為1，達到樓主設定的目的。

『叄』用四選一數據選擇器74ls153設計三輸入多數表決電路

模擬圖，即邏輯圖如下所示

『肆』用八選一數據選擇器74LS151設計一個多數表決電路。該電路有三個輸入端A.B.C，分別代表三個人的表決情況。

F = AB + BC + AC

F=A'BC+B'C+AC'+A。

=A'BC+(A+A')B'C+A(B+B')C'+A(B+B')(C+C')。

=A'BC+AB'C+A'B'C+ABC'+AB'C'+ABC。

用門電路設計組合電路，可能需要用到的門電路品種比較多內，門之間的連容線較多，PCB設計難度也大；若只用某一種門電路，則可能門的數量多，且不同的傳輸路徑上門的級數相差較大，即傳輸時延較大，則出現競爭冒險的可能較大。

(4)四變數表決電路擴展閱讀;

如果把A1、A0視為兩個輸入邏輯變數，同時把D0、D1、D2和D3取為第三個輸入邏輯變數A2的不同狀態(即A2、/A2、1或0)，便可產生所需要的任何一種三變數A2、A1、A0的組合邏輯函數。可見，利用具有n位地址輸入的數據選擇器可以產生任何一種輸入變數數不大於n +1的組合邏輯函數.

『伍』 13. 用與非門設計四變數的多數表決電路。當輸入變數A、B、C、D有3個或3個以上為1時輸出為1，輸入為其它狀

附圖的電路可以實現樓主的目的。

前四個3輸入與非門分別與不同組合的回三個開關答接通，當所有的開關不合上時，與非門輸入端全部被下拉電阻置0。這四個3輸入與非門都輸出1，則後一個4輸入與非門輸出0。

『陸』用與非門設計四變數的多數表決電路。當輸入變數A,B,C,D中有3個或三個以上為1時輸入為1，輸入其他狀態時輸

!((!(A+B)+!(C&D))&(!(A&B)+!(C+D)))

『柒』設計一個三變數表決電路：輸出與多數變數的狀態一致。很急

四變數表決電路