鎖存電路

① 數字電路問題，鎖存器和觸發器有區別么

有區別，以74ls373 鎖存器來、自74ls374 觸發器為例子。
觸發器是在時鍾上升沿鎖存數據，輸出 Q = 數據 D ，其他時刻輸出狀態不變。
Qn+1 = D （cp↑）
鎖存器在時鍾高電平期間，輸出跟隨輸入變化，在時鍾下降沿鎖存數據，時鍾低電平期間輸出不變。
Qn+1 = D （cp = H）

② 鎖存電路

你看看數電書上，比如 74ls273晶元。作用是保持數據

③ 單片機做四位數碼管靜態顯示實驗時要不要鎖存器呀，最好發一張電路圖解釋一下鎖存器作用，不太懂鎖存器

用鎖存器主要是方便IO口復用
四位數碼管靜態顯示實驗時要不要鎖存器，是根據你的硬體決定的，如果你的4個數碼管各佔一個完整的埠，就不用鎖存器，但需要佔用32個IO口，一般單片機的IO引腳被用完了
如果你用4個鎖存器，它們就可以共用1個8位IO口，另外用4個引腳控制哪個鎖存器打開
總之，靜態顯示浪費硬體資源，四位數碼管要麼占單片機32個IO口，要麼需4個鎖存器，因此單片機系統中多用動態顯示方式
鎖存器就是能將輸入數據鎖存的器件，如74LS273，有8 個輸入端（D0-D7）和8個輸出端（Q0-Q7），另有一個控制端LA，當LA為高電平時，輸出端和輸入端的數據是相同的，輸入端數據變化，輸出端也跟著變化，當LA出現低電平（下降沿）時，輸出數據就鎖死了，無論輸入端數據怎麼變化，輸出端保持原數據
驅動4位數碼管時，這4個數碼管可以共用單片機的一個埠，如P0，4個鎖存器的D0-D7都接單片機的P0.0至P0,7,Q0-Q7分別接4個數碼管的8個陽極（稱為段，共陰極），P0口先輸出數據給第一個數碼管的鎖存器，經鎖存後，再用P0口給第二個數碼管送數據，不影響第一個數碼管的狀態，再鎖存後，P0口繼續給第三個第四個數碼管送數據，這就是IO口的分時復用

④ LED解碼顯示電路 BCD-7段鎖存/解碼器

cc4511就是BCD鎖存/七段解碼/驅動器，用法很簡單，查一下4511的資料就知道了。

⑤ 在輸入/輸出介面電路中為什麼要求輸入介面加三態緩沖器,輸出介面加鎖存器

在某一時刻只能有一個設備向匯流排發送數據，所以在輸入埠上要接三態緩存器。當回mcu選通設備時，才答允許設備將數據送到系統匯流排。為了將數據匯流排的數據傳送到外部設備時，由於有些設備速度慢，需要足夠的時間處理，所以需要將數據匯流排上的數據鎖存存起來，系統不用等待，提高系統的利用率

⑥ 介面電路的輸入需要用緩沖器,而輸出需要用鎖存器,為什麼

我做電路時候的理解：接入電路用緩沖器是防止數據變化過快，導致中間有斷層的數據未讀到。
輸出用鎖存器是 1.不鎖時，是當這個不存在就可以了 2.鎖住時。你可以繼續利用這IO口輸出數據到其他的器件上。

⑦ 求鎖存電路的狀態圖和特性方程

當 B=1 時，A是什麼值都不會影響 （1）（2）都輸出高電平，那麼 Q的狀態是不能確定的；
當回 B=0 時，A=0，那麼 （1）輸答出低電平，而（2）輸出高電平，那麼 Q=1；
當 B=0 時，A=1，那麼 （1）輸出高電平，而（2）輸出低電平，那麼 Q=0；
Q=A'B'

⑧ 數字電路中D觸發器和D鎖存器分別有什麼作用

D 型觸發器的輸入輸出關系簡單明了，是多位寄存器的基本結構。觸發器是時鍾上升沿（↑）觸發回，答瞬間保存數據；鎖存器是時鍾高電平期間輸出跟隨輸入變化，下降沿（↓）保存數據。
二者就是觸發方式不同，適用於不同的場合。如 CPU 復用匯流排的地址鎖存就是用鎖存器。

⑨ 鎖存器的原理

CMOS反相器的功能是可以使輸出獲得跟輸入相反的邏輯值，那如果把兩個反相器的輸入跟輸出連接在一起會出現什麼情況呢？我們來看下圖，假設某個時刻反向器A的輸入是1，那麼其輸出會是0；因為A的輸出連接到B的輸入端，即反相器B的輸入為0，那麼其輸出會變為1；又因為B的輸出連接到A的輸入端，即B輸出的1反饋回A的輸入，對剛才假設的「A的輸入為1」進行了確認和加強。此時A的輸入確實為1，按A和B的輸入輸出連接關系，又走了一遍剛才的路程，如此循環，結果是反相器A的輸出穩定為0，反相器B的輸出穩定為1。這個結構的電路有兩個穩定的狀態，一般稱之為雙穩態電路。可見類似的雙穩態電路可以穩定地保持其節點中的值（數據），具有記憶功能，這就是鎖存器工作的原理。

從上面介紹可看出，首尾相接的兩個反相器構成了互相反饋耦合的形態，這就是鎖存器的基本電路結構。但是這里是基於一個假設，假設反相器A的輸入為1，那麼它的輸出為0，兩個反相器連在一起通過互相反饋加強，則能保持0和1兩個值。如果沒有這個假設，它能保存的值將是不確定的。這類似於「雞生蛋還是蛋生雞」的謎局，要將此電路當鎖存器使用，就必須打破這個「是輸入先有0，還是輸出先反饋回1」的僵局。於是給它加了兩個輸入端，由於反相器只有1個輸入，因此改用或非門來代替。電路結構如下圖，根據或非門「只要有一個輸入為1，其輸出就為0」的特性，當R為1時，雖然有反饋存在，也可以強制輸出Q=0；當S為1時，則強制輸出Q=1。這就是R-S鎖存器，R意為Reset，清零的意思；S意為Set，置1的意思。

R-S鎖存器的結構是最基本的鎖存結構，實際應用中一般會進行各種改造和擴展，至少會加一個輸入端作為控制信號，該信號有效時，鎖存器能持續地輸入、輸出數據。其控制信號一般為高電平，因此鎖存器是一種對脈沖電平敏感的存儲單元電路，可以在特定輸入脈沖電平作用下改變狀態。鎖存器的最主要作用是緩存，除了特殊用途如非同步電路或很簡單的邏輯，其他場合已經很少直接應用鎖存器，因為其結構簡單而且對電平敏感，不適合在主流的對時鍾敏感的集成電路中應用。一般都是使用以鎖存器為基礎的觸發器或寄存器。

⑩ 鎖存電路

控制振盪器可以用一個二輸入或非門A，此或非門A的一個輸入端a1接收機械開關的輸出，另一個輸入端a2接收一個非門(反相器)B的輸出，而這個非門B的輸入來自或非門A的輸出，這樣一來，只要或非門A的輸出一旦變為低電平，通過非門B後就會給自己提供一路高電平輸入到a2，保證了此後或非門A自己永遠鎖定在低電平輸出。
但是要加一點附屬電路確保在開始上電開機時把或非門A置位成高電平輸出狀態，這應該很簡單，你自己去設計吧。