jtag電路

『壹』 JTAG介面採用幾針介面具體介面電路中使用了哪些晶元

dsp的jtag只需要emu0和emu1腳接上拉電阻4.7k的，其餘引腳不需要用電阻。附上我做得電路圖片~~~

『貳』 請教dsp系統設計時的JTAG介面電路細節問題。

DSP的JTAG只需要EMU0和EMU1腳接上拉電阻4.7k的，其餘引腳不需要用電阻。附上我做得電路圖片~~~

『叄』 請問JTAG測試中的J_nRST介面是用來干什麼用的看它接到一個復位電路中去的。

jtag協議中控制目標板復位的，有些時候某種下載方式需要目標板硬體復位。簡單理解就像stc下載時需要手動斷電再開電一樣，不過這個是自動完成。
另外，並不是所有都需要，根據你目標板的參考設計接就行

『肆』 下面是FPGA器件的JTAG下載方式的電路圖，求具體的原理，謝謝

1：JTAG是IEEE 1149.1邊界掃描協議的代稱，一般為4線介面，如圖中的10P介面，TCK.TMS.TDI,TDO是協議規定的必備引腳，還有一個可選引腳TRST。具體的標准請參考IEEEE 1149.1技術說明。
2：對於JTAG上拉電阻和下拉電阻，TCK之所以下拉，是為了時鍾第一個邊緣為posedge，同時TMS,TDI按照IEEE 1149.1標准接上拉，為了保證驅動能力還較好的數據沿，一般電阻選10K或者4.7K的較多。
3：電路原理圖上面為復位電路，對FPGA復位後，配置晶元的Bits流會通過JATG引腳被重新載入到片內的RAM中，對於Altera配置晶元一般是EPCS器件，對於Xilinx則是EPRAM器件(電路未給出)。至於怎麼連接的請看器件手冊。在此不作贅述。
4：類似於nSTATUS等引腳為Altera專用電氣引腳，非普通IO引腳。不必要理解他們的意思，只需要記住如果保證器件能正常運行，某些特殊引腳的接法就行了（接地，上拉，下拉，VCC，懸空），這些定義在器件手冊和技術文檔中你都能找得到。
綜上所述：你的電路包括了FPGA復位邏輯和JTAG配置電路。某些接法沒必要去深究，記住就OK!

『伍』 JTAG下載電路和ISP下載電路的不同

JTAG是可以在線調試的，而ISP它是直接下載。

『陸』 jtag電路中nSRST和你TRST信號有什麼不同呢

NSRST 是系統即CPU的復位信號，這個信號不是必須的，TRST是JTAG的復位信號。

『柒』 用altium designer畫電路原理圖，JTAG這個元件在哪

這個是沒有的，要自己畫封裝，SCH可以用Header2×5代替，PCB封裝可能要注意引腳順序

『捌』 STM32 JTAG介面電路佔用了 GPIOA_Pin-13，14，15並且接了上拉電阻，重映射完全失能jtag，電平始終為高

不會的。可以做普通IO用。你把拉高的電阻去掉試試，看看這幾個腳能不能正常？你的軟體對幾個腳的配置可能有點問題。

『玖』 ARM晶元LPC1778的ISP電路和JTAG電路，誰能幫我分析下，為什麼這么連接

你說的這個ISP電路應該是使能ISP功能，ISP（In System Program）在系統可編程，而JTAG是邊界掃描，JTAG可以實現ISP功能專，屬還可以實現其它功能的。看你這個圖，應該是想ISP前，先要通過JP1連接，實現使能ISP功能，然後通過JTAG才能燒程序，不過JTAG完全可以讓你那個ISP腳變低，所以理論上無需手動通過JP1連接的。或者這里的ISP功能與JTAG功能獨立，ISP還可以通過其它比如晶元上的串口燒寫程序？因為沒有使用過這個LPC1778，所以也就只能這么回答了。