解碼選通電路

Ⅰ 用74LS138解碼器構成6-64線解碼電路，至少需要多少塊74LS138解碼器 答案是9塊。我知道了，但是為什麼

用電腦自帶的畫圖工具畫了一張簡圖，對照圖我給你講解一下工作原理吧：

由於一共64線，所以需要8個74LS138作為輸出，另外還需要一個74LS138起控制功能。

右邊那個圖，我把它標為Ax，其中x分別取0-7，也就是說一共有8個這樣的74LS138，由於作用一樣，我就只畫了一個。這八個74LS138具有共同的輸入腳D0-D2和不同的控制腳Bx。

S2作為使能腳，直接接至+5V，使所有74LS138處於等待狀態，等待選通信號的到來；

S0、S1短接，命名為Bx，作為選通信號，當Bx為低電平是該晶元才能正常工作，該Bx信號由左邊的74LS138輸出。

左邊74LS138我把它標為M，起控制輸出的作用，通過D3-D5控制輸出B0-B7，B0-B7就是前面說的Bx，x取0-7。

.這里需要注意一點就是74LS138的輸出是低電平有效，沒被選通輸出的默認為高電平。

總結起來就是：

D3-D5選擇後面8片74LS138中的一片工作，D0-D2使處於工作狀態的74SL138輸出一個值。

這樣就實現了9個74LS138構成的6-64解碼器。

應該明白了吧，呵呵！

Ⅱ 解碼器是什麼電路他的特點是什麼

解碼器是電子技術中的一種多輸入多輸出的組合邏輯電路，負責將二進制代碼翻譯為特定的對象（如邏輯電平等），功能與編碼器相反。解碼器一般分為通用解碼器和數字顯示解碼器兩大類。

數字電路中，解碼器（如n線－2n線BCD解碼器）可以擔任多輸入多輸出邏輯門的角色，能將已編碼的輸入轉換成已編碼的輸出，這里輸入和輸出的編碼是不同的。

輸入使能信號必須接在解碼器上使其正常工作，否則輸出將會是一個無效的碼字。解碼在多路復用、七段數碼管和內存地址解碼等應用中是必要的。

原理

解碼器可以由與門或與非門來負責輸出。若使用與門，當所有的輸入均為高電平時，輸出才為高電平，這樣的輸出稱為「高電平有效」的輸出；若使用與非門，則當所有的輸入均為高電平時，輸出才為低電平，這樣的輸出稱為「低電平有效」的輸出。

更復雜的解碼器是n線－2n線類型的二進制解碼器。這類解碼器是一種組合邏輯電路，能從已編碼的n個輸入，將二進制信息轉換為2n個獨特的輸出中最大個數的輸出。我們說2n個輸出的最大個數，是因為當n位已編碼信息中有未使用的位組合時，解碼器可能會有少於2n個輸出。

解碼器包括2線－4線解碼器、3線－8線解碼器或4線－16線解碼器。在有使能信號輸入的情況下，2個2線－4線解碼器可以組成1個3線－8線解碼器，同樣，2個3線－8線解碼器可以組成1個4線－16線解碼器。

在這類電路設計中，2個3線－8線解碼器的使能輸入都來自於第四個輸入端，這一輸入在2個3線－8線解碼器間起到了選擇器的作用t。這使得第四個輸入端可以使2個解碼器中的任何一個工作，其中第一個解碼器產生輸出D(0)至D(7)，第二個解碼器產生輸出D(8)至D(15)。

包含使能輸入的解碼器又稱解碼器－多路分配器。因此，將第四個輸入端作為2個解碼器共享的輸出就能組成1個4線－16線解碼器，能產生16個輸出。

(2)解碼選通電路擴展閱讀：

分類

解碼器的種類很多，但它們的工作原理和分析設計方法大同小異，其中二進制解碼器、二-十進制解碼器和顯示解碼器是三種最典型，使用十分廣泛的解碼電路。

二進制碼解碼器，也稱最小項解碼器，N中取一解碼器，最小項解碼器一般是將二進制碼譯為十進制碼。

代碼轉換解碼器，是從一種編碼轉換為另一種編碼。

顯示解碼器，一般是將一種編碼譯成十進制碼或特定的編碼，並通過顯示器件將解碼器的狀態顯示出來。

Ⅲ 「異或門組成的可選式解碼電路」中為什麼必須每個異或門74ls136輸出是「1」時74ls138才能

74ls138為3-8解碼器，即三路輸入控制8路輸出；
STA（E1）、/STB（/E2）、/STC（/E3）為選通端；且僅當STA（E1）為高電平，/STB（/E2）、/STC（/E3）為低電平時，74ls138才能被選通正常完成輸出；所以並不是當74ls136全部輸出為「1「的時候才能被選中；而是輸出「1」「0」「0」時被選通。

Ⅳ 什麼是解碼電路

一種將二進制數據轉換為被二進制編碼的十進制數據的解碼電路，包括：第一移位寄存器，用於從LSD起4位4位地最後儲存解碼的被二進制編碼的十進制數據，該第一移位寄存器具有4位×N級（其中N是任意正整數），並由第一時鍾信號進行移位控制；第二移位寄存器，用於從MSD起4位4位地儲存要解碼的二進制數據，該第二移位寄存器具有4位×M級（其中M是任意正整數），並由第二時鍾信號進行移位控制，其控制方式是：對於第一移位寄存器中的每N級，在第二移位寄存器中移位一級；運算／邏輯裝置，用於周期性地進行解碼，其方式是：將從要解碼的二進制數據的MSD起順序選出的每個4位數據乘以16，並將其結果加到後面的4位數據上，從而輸出解碼的被二進制編碼的十進制數據，所述的解碼包括：（a）第一過程，將從第一移位寄存器的每個4位數據乘4，並進行十進制校正和進位處理，在第一時鍾信號的每一周期的前半周期輸出中間結果；（b）第二過程，將所述每個中間結果乘4，並進行十進制校正和進位處理，將結果加到從第二移位寄存器來的4位數據上，以在第一時鍾信號的每一周期的後半周期輸出要儲存在第一移位寄存器中的解碼的被二進制編碼的十進制數據；以及緩存器，用於暫時儲存從運算／邏輯裝置輸出的每一個中間結果。

Ⅳ 試用74ls138設計一個地址解碼電路器，要求該解碼器Y0到Y7對應的埠地址為250h到257h

取埠地址的低3位，000～111接解碼器的ABC三個輸入端，解碼器的輸出端8路輸出可作為埠的選通信號，高位地址直接接埠高位地址就可以了

Ⅵ 什麼叫選線法什麼叫解碼法

微處理器地址分配的方法通常有兩種:線選法和解碼法.
線選法
所謂線選法, 就是直接以系統的地址線作為存儲器晶元的片選信號, 為此只需把用到的地址線與存儲器晶元的片選端直接相連即可.
解碼法又分全解碼法和部分解碼法
全解碼法
全解碼法是指將地址匯流排中除片內地址以外的全部高位地址接到解碼器的輸入端參與解碼.
採用全解碼法,每個存儲單元的地址都是唯一的,不存在地址重疊,但解碼電路較復雜,連線也較多.
全解碼法可以提供對全部存儲空間的定址能力.當存儲器容量小於可定址的存儲空間時,可從解碼器輸出線中選出連續的幾根作為片選控制,多餘的令其空閑,以便需要時擴充.

部分解碼法
部分解碼法是將高位地址線中的一部分(而不是全部)進行解碼,產生片選信號.
該方法常用於不需要全部地址空間的定址能力,但採用線選法地址線又不夠用的情況.
採用部分解碼法時,由於未參加解碼的高位地址與存儲器地址無關,因此存在地址重疊問題.
當選用不同的高位地址線進行部分解碼時,其解碼對應的地址空間不同.
例6-2
CPU地址匯流排為16位,存儲器由4片容量為8KB的晶元構成時,採用部分解碼法定址32KB.

此外，還有混合解碼法，該法是將線選法與部分解碼法相結合的一種方法.該方法將用於片選控制的高位地址分為兩組,其中一組的地址(通常為較低位)採用部分解碼法,經解碼後的每一個輸出作為一塊晶元的片選信號;另一組地址則採用線選法,每一位地址線作為一塊晶元的片選信號.例如,當CPU地址匯流排為16位,存儲器由10片容量為2KB的晶元構成時,可用混合解碼法實現片選控制,圖3-17給出了採用該方法的結構示意圖.
顯然,採用混合解碼法同樣存在地址重疊與地址不連續的問題.

Ⅶ 利用地址解碼器74ls138設計一個解碼電路，分別選中2片2764和2片6264，使得外部程序存儲器的地址范圍為

地址線，從高到低
A15,A14,A13,A12,....A1,A0；
0100，0000，00 00，0 000----4000H
0100，0000，00 00，1 000----4008H--8K
0100，0000，00 01，0 000----4010H--8k
0100，0000，00 01，1 000----4018H--8k
0100，0000，00 10，0 000----4020H--8k

取 E3 = A15，E2 = A14非，E1 = （A13+A12+...+A6） 非；
A5 = C，A4 = B，A3 = A；輸出：Y0、Y1、Y2、Y3；
A、B、C是LS138的輸入信號，E1E2E3是LS138選通信號；
需要一個8輸入或非門，一個反相器；