用與非門實現四捨五入判別電路

A. 用與非門設計一個數值范圍的判別電路。設電路輸入A B C D為表示1位十進制數x的8421BCD碼

列出真值表，Y=A'BC'D'(4)+A'BC'D(5)+A'BCD'(6)+A'BCD(7)+AB'C'D'(8)，化簡後Y=A'B+AB'C'D'；再用與非門實現就可以。

B. 設計一個四捨五入判別電路，其輸入為8421BCD碼，要求當輸大於或等於5時，判別電路輸出為1，反之為0。

這題目太簡單了。。首先畫出真值表-----大於5.。為1.小於，，在畫出卡諾圖，，，在寫出邏輯表達式。。。。最簡式出來了。。再用邏輯門不就好了。。問題自己多想吧。。不然哪有進步。。。

C. 與非門設計四捨五入電路出現錯誤的原因

A為最高位，A=0或1都不涉及4舍5入，所以K圖和真值表只需要3變數BCD就可以， 即 Y=[ (BC)' (BD)' ]'。

從0到9的素數有2、3、5、7，輸入分別為0000到1001，F依次為0011010100，然後再根據真值表列寫邏輯表達式，最後再畫邏輯電路圖。

設a,b,c,d分別為8421的輸入口，公式為F=a+b*c+b*d。

車門(所有車門是否閉合,是為1,不是為0) L1 R D：F (正邏輯)

1 0 1 1

1 1 1 1 1

0 1 1 1 1

(3)用與非門實現四捨五入判別電路擴展閱讀：

與非門是與門和非門的結合，先進行與運算，再進行非運算。與非運算輸入要求有兩個，如果輸入都用0和1表示的話，那麼與運算的結果就是這兩個數的乘積。

如1和1（兩端都有信號），則輸出為0；1和0，則輸出為1；0和0，則輸出為1。與非門的結果就是對兩個輸入信號先進行與運算，再對此與運算結果進行非運算的結果。簡單說，與非與非，就是先與後非。

D. 怎麼用與非門實現或運算 同或運算 需要邏輯電路圖

如圖如上圖所示

E. 試用與非門設計一個判別電路,用以判別8421BCD碼所表示的十進制數是否大於等於3.

8421碼就是用4位二進制數表示的數字范圍0000~1111. 權位分別為8，4，2，1。
例如1111表示十進制數8+4+2+1=15.
因此你需要判別大於3，就是判別二進制數是否大於0011.
我們假設4個值A,B,C,D來表示這4個位。
那麼當A=0，B=0，C=0，或A=0，B=0，C=1，D=0時結果只有0000，0001和0010，即0，1和2。
這時我們讓與非門結果P=0，其餘條件均符合結果P=1，綜合以上條件可以發現，只要AB為假，C，D不同時為真即可。因此判別式可寫為：P=A+B+CD
其餘條件P=1
電路路根據判別式畫，三進一出或門，CD是二進一出與門。先與再或
再給10分，用與非門給你出圖，

F. 用與非門設計一個組合電路，用來檢測並行輸入的四位二進制數B8B4B2B1，當其值大於或等於5時，輸出F=1，

二輸入異或門可以實現兩位二進制數中的1的個數判斷；
那判斷三位、四位……以上的二進制數中的1的個數呢？
異或門的功能是否可以只用與非門實現呢？
……

這些想明白了，你就知道怎樣去做了，你也就成為「高手」了。

G. 設計一個四捨五入電路 電路輸入為一位十進制數的8421碼 當其值大於或等於5時 輸出F為1 否則F的值為0

設a,b,c,d分別為8421的輸入口，公式為F=a+b*c+b*d。你應該可以設計出電路了吧！不理解看錶，寫出真值表：十進制 BCD F0 0000 01 0001 02 0010 03 0011 04 0100 05 0101 16 0110 17 0111 18 1000 1

H. 利用8選1數據選擇器74LS151設計四捨五入判別電路

思路是用較低位的三個邏輯電平分別作為ABC輸入，最高位輸入控制端，因為輸入最高位時燈是必然亮的，由此把燈接入反向輸出端。由於是反向輸出端輸出，因此是D0~D4接入電源

I. 設計一個「四捨五入」電路，使電路輸入不同值時，輸出的F不同

【實驗題目】：設計一個「四捨五入」電路，使電路輸入不同值時，輸出的F不同【實驗目的】： 1．掌握組合邏輯電路的特點。2．利用邏輯轉換儀對組合邏輯電路進行分析和設計。 3. 熟悉基本邏輯門和用法，掌握基本組合邏輯電路設計，學會求邏輯函數最簡表達式的方法。 【實驗器材】1. 數字電路實驗箱、穩壓電源、足量的導線.。2. 二輸入四「與非」門組件2片，型號為74LS00。3. 三輸入三「與非」門組件1片，型號為74LS10。4. 六門反相器件1片，型號為74LS04。 【實驗原理】組合邏輯電路的設計，就是如何根據文字描述的邏輯功能要求，設計出能實現該功能而採用器件最少的最佳電路。組合邏輯電路是最常見的邏輯電路，其特點是任何時刻的輸出信號（狀態）僅取決於該時刻的輸入狀態，而與信號作用前電路原來狀態無關。設計多輸出函數的組合邏輯電路時，應該將多個輸出函數當作一個整體考慮，而不應該將其截然分開。多數出組合電路達到最簡的關鍵是在函數化簡時找出各輸出函數的公用項，使之在邏輯電路中實現對邏輯門的「共享」，從而達到電路整體結構最簡。 在門電路中，應用最廣泛的是與非門。其邏輯關系的特點是：只有當全部的輸入端都為高電平時，輸出才是低電平。只要有一個輸入為低電平，輸出就是高電平。2 輸入端與非門的邏輯表達式可寫成： ；3輸入與非門的邏輯表達式可寫成： ；非門是執行非功能的邏輯部件。其邏輯關系的特點是：輸入端為高電平，輸出才是低電平；輸入為低電平時，輸出端為高電平。邏輯表達式為： 。本設計中，在列出表達式後，接著進行化簡，然後根據最簡的邏輯表達式畫出邏輯圖。最後，還要根據使用場合和技術要求等多方面因素，對電路的速度、功耗、成本、可靠性、邏輯功能的靈活性合理地選取器件，才算完成設計任務。設計此電路的目的是，當該電路輸入為1位十進制數的8421碼，當其值大於或等於5時，輸出F的值為1，否則F的值為0.通過實驗電路模擬測試，可得出設計電路正確與否。 【實驗步驟】該電路有4個輸入變數，1個輸出函數。3個輸入變數分別用A、B、C、D表示，輸出則用F表示。1、根據實驗原理列出真值表，再由真值表可寫出輸出函數表達式。ABCD 2、用卡諾圖求出輸出函數表達式，並化簡得到最簡函數表達式。ABCD 00 01 11 10000 00 0 010 1 1 1 11ddd d 101dd d根據多數出組合電路化簡的關鍵，找出各輸出函數的公用項，使之在邏輯電路中實現對邏輯門的「共享」，從而達到電路整體結構最簡。由真值表可寫出輸出函數表達式：F(A,B,C,D)=∑m(5-9)+ ∑d(10-15)經化簡變化後，可得到最簡與非表達式：3、 根據表達式繪制邏輯電路圖，並在數字電路實驗箱上實現自己的設計。邏輯電路圖如下： Proteus模擬電路圖如下：4、自建表格記錄實驗數據，比較實驗數據和所列真值表是否吻合，假若不吻合，找出故障原因。 【實驗數據記錄與處理】實驗數據記錄表ABCD F0000綠0001綠0010綠0011綠0100綠0101紅0110紅0111紅1000紅1001紅 【實驗結果與分析】實驗模擬較為成功，試驗設計正確。實驗數據記錄表中的紅燈代表「1」，綠燈代表「0」，則記錄的結果和所列真值表相同，實驗成功。 【實驗結論】1. 學會了組合邏輯電路的設計原理和功能測試的基本方法。2. 學會了如何應用卡諾圖化簡邏輯函數，搭建最簡電路。3. 掌握了多輸出組合邏輯電路的設計方法，以及常用小規模集成晶元的使用方法。