反邏輯門電路

1. 分別畫出與，或，非三種基本邏輯門電路符號

與，或，非三種基本邏輯門電路符號是：

1 「!」(邏輯內非)、「&&」(邏輯與)、「||」(邏輯或)是三種邏輯運容算符。

2 「邏輯與」相當於生活中說的「並且」，就是兩個條件都同時成立的情況下「邏輯與」的運算結果才為「真」。

(1)反邏輯門電路擴展閱讀：

邏輯運算又稱布爾運算布爾用數學方法研究邏輯問題，成功地建立了邏輯演算。他用等式表示判斷，把推理看作等式的變換。

這種變換的有效性不依賴人們對符號的解釋，只依賴於符號的組合規律 。這一邏輯理論人們常稱它為布爾代數。邏輯非，就是指本來值的反值。

但是如果左邊操作數為false，就不計算右邊的表達式，直接得出false。類似於短路了右邊。| 稱為邏輯或，只有兩個操作數都是false，結果才是false。

|| 稱為簡潔或或者短路或，也是只有兩個操作數都是false，結果才是false。但是如果左邊操作數為true，就不計算右邊的表達式，直接得出true。類似於短路了右邊。

2. 分別畫出與,或,非三種基本邏輯門電路符號

「!」(邏輯非)、「&&」(邏輯與)、「||」(邏輯或)是三種版邏輯運算符。

三種基本邏輯門電路權符號如下：

(2)反邏輯門電路擴展閱讀：

1、常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門等幾種。

2、非門：利用內部結構，使輸入的電平變成相反的電平，高電平1變低電平0，低電平0變高電平1。

3、與門：利用內部結構，使輸入兩個高電平1，輸出高電平1，不滿足有兩個高電平1則輸出低電平0。

4、或門：利用內部結構，使輸入至少一個輸入高電平1，輸出高電平1，不滿足有兩個低電0輸出高電平1。

3. 邏輯門電路

1.BC
2.D（AC少圖）
3.BCD
4.AC
5.BD

4. 基本邏輯門電路有哪些各有什麼特點

高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門（也稱：互斥或）等等。
組成
邏輯門可以用電阻、電容、二極體、三極體等分立原件構成，成為分立元件門。也可以將門電路的所有器件及連接導線製作在同一塊半導體基片上，構成集成邏輯門電路。
簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。
作用
高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」門，「或」門，「非」門，「異或」門（也稱：互斥或）等等。
邏輯門可以組合使用實現更為復雜的邏輯運算。
類別
邏輯門電路是數字電路中最基本的邏輯元件。所謂門就是一種開關，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。基本邏輯關系為「與」、「或」、「非」三種。邏輯門電路按其內部有源器件的不同可以分為三大類。第一類為雙極型晶體管邏輯門電路，包括TTL、ECL電路和I2L電路等幾種類型；第二類為單極型MOS邏輯門電路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等幾種類型；第三類則是二者的組合BICMOS門電路。常用的是CMOS邏輯門電路。
1、TTL全稱Transistor-Transistor Logic,即BJT-BJT邏輯門電路，是數字電子技術中常用的一種邏輯門電路，應用較早，技術已比較成熟。TTL主要有BJT（Bipolar Junction Transistor 即雙極結型晶體管，晶體三極體）和電阻構成，具有速度快的特點。最早的TTL門電路是74系列，後來出現了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由於TTL功耗大等缺點，正逐漸被CMOS電路取代。 TTL門電路有74（商用）和54（軍用）兩個系列，每個系列又有若干個子系列。TTL電平信號被利用的最多是因為通常數據表示採用二進制規定，+5V等價於邏輯「1」，0V等價於邏輯「0」，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統，這是計算機處理器控制的設備內部各部分之間通信的標准技術。
TTL電平信號對於計算機處理器控制的設備內部的數據傳輸是很理想的，首先計算機處理器控制的設備內部的數據傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的設備內部的數據傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通信大多數情況下，是採用並行數據傳輸方式，而並行數據傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。

5. 請問邏輯門電路中 非門原理 結果很簡單的，需要詳細一點的分析。

我再說得詳細一些吧。一般的數字電路邏輯，低電平為0，高電平為1，可以理解內吧。那麼什麼是低電平呢容，一般在TTL(VCC=5V)電路中，<1.4V的電壓為低電壓，>2.7V的為高電壓。有了上面基礎，我們再說上面的電路。我們假設VCC為5V
(a)圖是三極體，當A點電壓<0.7V時（A為低電平，0），三極體從上到下截止，VCC到地之間，是斷開的，那麼F的輸出就是VCC（F為高電平，1）。 同時，如果A點電壓比較高，比如說為5V，那麼此時三極體從上到下導通，即VCC通過Rc接到了地，此時F點輸出就為0了，所以由此可以得出，F點，從邏輯上來說，是A點得反。
你可能會有幾個問題，比如說，為什麼是<1.4V,為什麼是>2.7V，中間的去哪了，又或者說，我說<0.7V截止，那麼稍微大一點，A為0.8，此時導通F也為0啊之類的，這些就是稍微深入點了，你就可以去讀讀書，從書中尋找更多的為什麼。

6. 取反加一如何用邏輯門電路來設計

假設接入端是A，A接一個非門，然後 「非門」 出來的一端是B，B和VCC（也就是1）用一個 「或門」 相連，輸出的C就是結果

7. 八種邏輯門電路符號是什麼

基本邏輯門電路符號是：

「!」(邏輯非)、「&&」(邏輯與)、「||」(邏輯或)是三種邏輯運算符。

「邏輯與」相當於生活中說的「並且」，就是兩個條件都同時成立的情況下「邏輯與」的運算結果才為「真」。

「門」是這樣的一種電路：它規定各個輸入信號之間滿足某種邏輯關系時，才有信號輸出，通常有下列三種門電路：與門、或門、非門（反相器）。

(7)反邏輯門電路擴展閱讀；

在邏輯中，經常使用一組符號來表達邏輯結構。因為邏輯學家非常熟悉這些符號，他們在使用的時候沒有解釋它們。所以，給學邏輯的人的下列表格，列出了最常用的符號、它們的名字、讀法和有關的數學領域。此外，第三列包含非正式定義，第四列給出簡短的例子。

要注意，在一些情況下，不同的符號有相同的意義，而同一個符號，依賴於上下文，有不同的意義。

8. 邏輯門電路的詳細介紹

CMOS門電路
由單極型MOS管構成的門電路稱為Mos門電路。MOS電路具有製造工藝簡單、功耗低、集成度高、電源電壓使用范圍寬、抗干擾能力強等優點，特別適用於大規模集成電路。MOS門電路按所用MOS管的不同可分為三種類型：第一種是由PMOS管構成的PMOS門電路，其工作速度較低；第二種是由NMOS管構成的NMOS門電路，工作速度比PMOS電路要高，但比不上TTL電路；第三種是由PMOS管和NMOS管兩種管子共同組成的互補型電路，稱為CMOS電路，CMOS電路的優點突出，其靜態功耗極低，抗干擾能力強，工作穩定可靠且開關速度也大大高於NMOS和PMOS電路，故得到了廣泛應用。
MOS管主要參數
1、開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。
2、直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。
3、漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：（1）漏極附近耗盡層的雪崩擊穿，（2）漏源極間的穿通擊穿。
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID4、柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。
5、低頻跨導gm
·在VDS為某一固定數值的條件下，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內
6、導通電阻RON
·導通電阻RON說明了VDS對ID的影響，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大，一般在幾十千歐到幾百千歐之間
·由於在數字電路中，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內
7、極間電容
·三個電極之間都存在著極間電容：柵源電容CGS、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間
8、低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小
CMOS反相器
CMOS邏輯門電路是在TTL電路問世之後，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件，以及PLD器件都採用CMOS藝製造，且費用較低。早期生產的CMOS門電路為4000系列，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即VDD>(VTN+|VTP|)。
CMOS門電路
1、與非門電路：包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。因此，這種電路具有與非的邏輯功能，即n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。
2.或非門電路：包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。因此，這種電路具有或非的邏輯功能，其邏輯表達式為。顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。
3、異或門電路：它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。
CMOS傳輸門
MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V。為使襯底與漏源極之間的PN結任何時刻都不致正偏，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時、TP的柵壓為+5V，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V，vI在-3V到+5V的范圍內TP將導通。由上分析可知，當vI<-3V時，僅有TN導通，而當vI>+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸門的優點。在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時。可以忽略不計。CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。