推拉電路圖

『壹』 push-pull輸出電路原理

電路原理

採用兩個參數相同的功率BJT管或MOSFET管，以推挽方式存在於電路中，各負責正負半周的波形放大任務，電路工作時，兩只對稱的功率開關管每次只有一個導通。

如果輸出級的有兩個三極體，始終處於一個導通、一個截止的狀態，也就是兩個三級管推挽相連，這樣的電路結構稱為推拉式電路或圖騰柱（Totem-pole）輸出電路。

當輸出低電平時，也就是下級負載門輸入低電平時，輸出端的電流將是下級門灌入T4；當輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經 T3、D1 拉出。

這樣一來，輸出高低電平時，T3 一路和 T4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由於不論走哪一路，管子導通電阻都很小，使 RC 常數很小，轉變速度很快。

因此，推拉式輸出級既提高電路的負載能力，又提高開關速度。推挽結構一般是指兩個三極體分別受兩互補信號的控制，總是在一個三極體導通的時候另一個截止。要實現線與需要用 OC（open collector）門電路。

(1)推拉電路圖擴展閱讀：

推挽電路組成開漏形式的電路有以下幾個特點：

1、利用 外部電路的驅動能力，減少IC內部的驅動。當IC內部MOSFET導通時，驅動電流是從外部的VCC流經R pull-up ，MOSFET到GND。IC內部僅需很下的柵極驅動電流。

2、可以將多個開漏輸出的Pin，連接到一條線上。形成 「與邏輯」 關系。如圖1，當PIN_A、PIN_B、PIN_C任意一個變低後，開漏線上的邏輯就為0了。這也是I2C，SMBus等匯流排判斷匯流排佔用狀態的原理。

3、可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

4、開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對於經典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。

5、標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

『貳』 電路圖符號大全

電阻器與電位器；

符號詳見圖 1 所示；

1，(a )表示一般的阻值固定的電阻器。

2，( b )表示半可調或微調電阻器。

3，( c )表示電位器。

4，( d )表示帶開關的電位器。

5，電阻器的文字元號是「 R 」。

6，電位器是「 RP 」，即在 R 的後面再加一個說明它有調節功能的字元「 P 」。

(2)推拉電路圖擴展閱讀；

電路圖主要由元件符號、連線、結點、注釋四大部分組成。

元件符號表示實際電路中的元件，它的形狀與實際的元件不一定相似，甚至完全不一樣。但是它一般都表示出了元件的特點，而且引腳的數目都和實際元件保持一致。

連線表示的是實際電路中的導線，在原理圖中雖然是一根線，但在常用的印刷電路板中往往不是線而是各種形狀的銅箔塊，就像收音機原理圖中的許多連線在印刷電路板圖中並不一定都是線形的，也可以是一定形狀的銅膜。 結點表示幾個元件引腳或幾條導線之間相互的連接關系。

所有和結點相連的元件引腳、導線，不論數目多少，都是導通的。 注釋在電路圖中是十分重要的，電路圖中所有的文字都可以歸入注釋—類。細看以上各圖就會發現，在電路圖的各個地方都有注釋存在，它們被用來說明元件的型號、名稱等等。

『叄』 如下圖是一個推拉式電磁鐵，它的具體工作原理和流程是什麼

根據電磁感應原理，固定鐵芯上的電磁線圈通電後產生磁性，吸合可動鐵芯，其上面固定的推桿也隨著運動，產生推力。

『肆』 求教一個關於機械推拉結構的設計原理圖紙

難首先根據要完作選擇電機類型用solidworks三維軟體設計各種零部件並solidworks裝配環境裝起實現電腦模擬作檢查誤用solid轉換功能各零部件三維圖轉化cad二維圖紙工程圖機加工廠家按圖施工要零件質量加工沒問題發明順利運轉起至於電氣控制部其實關 繼電器延器等東西般都做用親自費需要說明要實現功能掏錢給做

『伍』 各位大俠，小弟想問一下上拉電阻與下拉電阻的區別是什麼在電路圖中的原理又是什麼（最好附圖）

上拉電阻下拉電阻的總結
===========================================================
上拉電阻：
1、當TTL 電路驅動COMS 電路時，如果TTL 電路輸出的高電平低於COMS
電路的最低高電平（一般為3.5V），這時就需要在TTL 的輸出端接上拉電阻，
以提高輸出高電平的值。
2、OC 門電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS 晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上
拉電阻產生降低輸入阻抗，提供泄荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限
增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有
效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k 到10k 之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設
定，主要需要考慮以下幾個因素：
1． 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動
能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，
上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設
定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，
上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電
路之間的輸入電容會形成RC 延遲，電阻越大，延遲越大。上拉電阻的設定應考
慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
OC 門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端
每埠不大於100uA,設輸出口驅動電流約500uA，標准工作電壓是5V，輸入口
的高低電平門限為0.8V(低於此值為低電平)；2V(高電平門限值)。
選上拉電阻時：
500uA x 8.4K= 4.2 即選大於8.4K 時輸出端能下拉至0.8V 以下，此為最小阻值，
再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低
於0.8V 即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA
200uA x15K="3V"即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，
再大就拉不到2V 了。選10K 可用。COMS 門的可參考74HC 系列
設計時管子的漏電流不可忽略，IO 口實際電流在不同電平下也是不同的，上述
僅僅是原理，一句話概括為：輸出高電平時要喂飽後面的輸入口，輸出低電平不
要把輸出口喂撐了（否則多餘的電流喂給了級聯的輸入口，高於低電平門限值就
不可靠了）
在數字電路中不用的輸入腳都要接固定電平，通過1k 電阻接高電平或接地。
1. 電阻作用：
l 接電組就是為了防止輸入端懸空
l 減弱外部電流對晶元產生的干擾
l 保護cmos 內的保護二極體,一般電流不大於10mA
l 上拉和下拉、限流
l 1. 改變電平的電位，常用在TTL-CMOS 匹配
2. 在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為OC 門提供電流
l 那要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸
出電壓又不夠，就需要加上拉電阻。
l 如果有上拉電阻那它的埠在默認值為高電平你要控制它必須用低電平才能
控制如三態門電路三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下
來成為低電平。反之，
l 尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確的電
路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都
用同一個單片機來驅動,必須設置初始狀態.防止直通!
2、定義：
l 上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！
下拉同理！
l 上拉是對器件注入電流，下拉是輸出電流
l 弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分
l 對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的
能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
3、為什麼要使用拉電阻：
l 一般作單鍵觸發使用時，如果IC 本身沒有內接電阻，為了使單鍵維持在不被
觸發的狀態或是觸發後回到原狀態，必須在IC 外部另接一電阻。
l 數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出
現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計
要求而定！
l 一般說的是I/O 埠，有的可以設置，有的不可以設置，有的是內置，有的是
需要外接，I/O 埠的輸出類似與一個三極體的C，當C 接通過一個電阻和電源
連接在一起的時候，該電阻成為上C 拉電阻，也就是說，如果該埠正常時為
高電平，C 通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端
口平時為低電平，作用嗎：
比如：當一個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於
檢測低電平的輸入。
l 上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下
拉電阻是用來吸收電流的，也就是你同學說的灌電流
---------------------------------------------------------------------------------
有可商討的地方。
1 、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有
效的抑制反射波干擾。
電阻串聯才是實現阻抗匹配的好方法。通常線阻的數量級都在幾十ohm，如
果加上下拉的話，功耗太大。
電阻串聯和拉電阻都是阻抗匹配的方法，只是使用范圍不同，依電路工作頻率而
定
21、當TTL 電路驅動COMS 電路時，如果TTL 電路輸出的高電平低於COMS
電路的最低高電平（一般為3.5V），這時就需要在TTL 的輸出端接上拉電阻，
以提高輸出高電平的值。
不建議採用這種方法。缺點有2。1 TTL 輸出地電平時，功耗大。2TTL 輸出高
電平時，上拉電源可能會有電流灌到TTL 電路的電源，影響系統穩定性。
3 3、對於高速電路，過大的上拉電阻可能邊沿變平緩。
應該不會。做輸入時，上拉電阻又不吸收電流。做輸出時，驅動電流為電路輸
出電流+上拉通道輸出電流。電阻的容性特徵很小，可忽略。
4 2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管
斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
當輸出高電平時，開關管怎麼回關斷呢? CMOS 電路的輸出級基本上是推拉時。
輸出地電平時，下面的MOSFET 關斷，上面的導通。高電平時反過來。該條只
適合OC 電路

『陸』 如下圖是一個推拉式電磁鐵我想知道它的具體工作原理和流程

根據電磁感應原理，固定鐵芯上的電磁線圈通電後產生磁性，吸合可動鐵芯，其上面固定的推桿也隨著運動，產生推力。

『柒』 推拉式電路原理

推拉式電路原理：
如果輸出級的有兩個三極體，始終處於一個導通、一個截止的狀態，也就是兩個三級管推挽相連，這樣的電路結構稱為推拉式電路或圖騰柱（Totem-pole）輸出電路。
當輸出低電平時，也就是下級負載門輸入低電平時，輸出端的電流將是下級門灌入T4；當輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經 T3、D1 拉出。這樣一來，輸出高低電平時，T3 一路和 T4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由於不論走哪一路，管子導通電阻都很小，使 RC 常數很小，轉變速度很快。
因此，推拉式輸出級既提高電路的負載能力，又提高開關速度。推挽結構一般是指兩個三極體分別受兩互補信號的控制，總是在一個三極體導通的時候另一個截止。要實現線與需要用 OC（open collector）門電路。
參考鏈接：推挽電路_網路
http://ke..com/link?url=WCqOwSFtTuogegTf2q-_abiJWkvbUhIaSd6NDJ59kVLPeP-H-8q

『捌』 推挽式輸出和推拉式輸出有什麼不同最好有電路圖。謝謝了。

功放電路叫推挽式輸出，雖說意思一樣，沒有推拉式輸出這一詞。更談不上不同了。

『玖』 怎麼讓單片機識別到低電平信號後控制兩個推拉式電磁鐵工作，幫忙給出電路圖和程序，本人小白。

沒有別的控制可以直接用p溝道場效應管來控制，如果有別的動作用可以用單片機控制晶體管輸出