門電路漏電流

『壹』 壓敏電阻漏電流是什麼原因

漏電流又稱等待電流，是指壓敏電阻器在規定的溫度和最大直流電壓下，流過壓敏電阻器的電流
壓敏電阻的漏電流有專門的儀器測試，一般測試的原理是用規格電壓值的80%通過壓敏電阻後測到的電流，一般不會超過20微安
一般也是μA級，數值在30μA以下為合格
漏電流越小越好
對於漏電流特別應強調的是必須穩定，不允許在工作中自動升高，一旦發現漏電流自動升高，就應立即淘汰，因為漏電流的不穩定是加速防雷器老化和防雷器爆炸的直接原因
壓敏電阻標準定義的漏電流是指在0.75E1電壓施加下的迴路電流，一般是μA級
數值在15μA以下為合格
但是，對於小規格低電壓的壓敏電阻，如5mm尺寸以下，壓敏電壓在100v以下的，標準定義的漏電流是指在0.85E0.1電壓施加下的迴路電流，一般也是μA級，數值在30μA以下為合格
E1電壓是指通過壓敏電阻電流為1mA時的電壓，為壓敏電壓
E0.1指通過壓敏電阻電流為0.1mA時的電壓，這是一個特殊的參數
上面是指常規壓敏電阻的漏電流，常規壓敏是突變型的
那麼對於緩變型的壓敏電阻，漏電流的數值會在20mA以下，是毫安級
還有一個是評價工作電壓下的漏電流，就是在壓敏電阻裝在的電路的正常工作電壓施加在壓敏電阻時的壓敏電阻迴路電流
突變型的數值在微安級，緩變型的漏電流的數值會在毫安級

『貳』 oc門漏電流多大

74LS03輸出低電平時：最大電壓0.5V,最大吸收8MA電流,上拉電阻最小值=（5-0.5）/8=0.56k,這個數值是要記住的.
74LS03輸出高電平時：最大漏電流0.1mA,設計上拉電阻壓降小於0.5V,電阻就是5K.要精確計算再加上5個CMOS門的電流.不知道你的老師提出的設計依據是什麼.
電阻在0.56K----5K之間,就可以保證邏輯正確.
這樣的問題我在設計中是不計算的,對功耗要求不高,或者是用在干擾大的部位,電阻取小些就是了,一般取2、3K.
最低要求時,第二項可以這樣算：
CMOS輸入最小高電平是電源電壓的70%=0.7*5=3.5v,3.5/(0.2+0.005)=17.07K.

『叄』 什麼是漏電流 source current

漏源電壓：漏極和源極兩端的電壓。柵源電壓：柵極和源極兩端的電壓。柵極（Gate——G，也叫做門極），源極(Source——S)，漏極（Drain——D）將兩個P區的引出線連在一起作為一個電極，稱為柵極，在N型矽片兩端各引出一個電極，分別稱為源極和漏極，很薄的N區稱為導電溝道。共漏極放大電路——源極輸出器柵極簡稱為G,源極簡稱為S,漏極簡稱為D。

『肆』 TTL電路和CMOS電路的區別和聯系

聯系：CMOS電路與TTL電路通過電平轉換能使兩者電平域值能匹配。兩者區別如下：

一、主體不同

1、TTL電路：是晶體管-晶體管邏輯電路。

2、CMOS電路：是互補型金屬氧化物半導體電路。

二、特點不同

1、TTL電路：採用雙極型工藝製造，具有高速度低功耗和品種多等特點。

2、CMOS電路：靜態功耗低,每門功耗為納瓦級；邏輯擺幅大近似等於電源電壓；抗干擾能力強，直流雜訊容限達邏輯擺幅的35%左右。

三、構成不同

1、TTL電路：採用等平面工藝製造的先進的STTL(ASTTL)和先進的低功耗STTL（ALSTTL）。

2、CMOS電路：由絕緣場效應晶體管組成，由於只有一種載流子，因而是一種單極型晶體管集成電路，其基本結構是一個N溝道MOS管和一個P溝道MOS管

『伍』 有誰知道門電路集成電路有那些在線等人解答.

門」是這樣的一種電路：它規定各個輸入信號之間滿足某種邏輯關系時，才有信號輸出，通版常有下列三種門權電路：與門、或門、非門（反相器）。從邏輯關系看，門電路的輸入端或輸出端只有兩種狀態，無信號以「0」表示，有信號以「1」表示。也可以這樣規定：低電平為「0」，高電平為「1」，稱為正邏輯。反之，如果規定高電平為「0」，低電平為「1」稱為負邏輯，然而，高與低是相對的，所以在實際電路中要選說明採用什麼邏輯，才有實際意義，例如，負與門對「1」來說，具有「與」的關系，但對「0」來說，卻有「或」的關系，即負與門也就是正或門；同理，負或門對「1」來說，具有「或」的關系，但對「0」來說具有「與」的關系，即負或門也就是正與門。
與門：0+0=0，0+1=0，1+0=0，1+1=1
或門：0+0=0，0+1=1，1+0=1，1+1=1
非門：1=0，0=1

『陸』 電路輸出低電平電流和輸出低電平漏電流有區別嗎

TTL集成電路的主要型式為晶體管-晶體管邏輯門(transistor-transistor logic gate)，TTL大部分都採用5V電源。

1.輸出高電平Uoh和輸出低電平Uol

Uoh≥2.4V,Uol≤0.4V

2.輸入高電平和輸入低電平

Uih≥2.0V，Uil≤0.8V

二.CMOS

CMOS電路是電壓控制器件，輸入電阻極大，對於干擾信號十分敏感，因此不用的輸入端不應開路，接到地或者電源上。CMOS電路的優點是雜訊容限較寬，靜態功耗很小。

1.輸出高電平Uoh和輸出低電平Uol

Uoh≈VCC，Uol≈GND

2.輸入高電平Uoh和輸入低電平Uol

Uih≥0.7VCC,Uil≤0.2VCC (VCC為電源電壓，GND為地)

從上面可以看出:

在同樣5V電源電壓情況下，COMS電路可以直接驅動TTL，因為CMOS的輸出高電平大於2.0V,輸出低電平小於0.8V;而TTL電路則不能直接驅動CMOS電路，TTL的輸出高電平為大於2.4V，如果落在2.4V～3.5V之間，則CMOS電路就不能檢測到高電平，低電平小於0.4V滿足要求，所以在TTL電路驅動COMS電路時需要加上拉電阻。如果出現不同電壓電源的情況，也可以通過上面的方法進行判斷。

如果電路中出現3.3V的COMS電路去驅動5V CMOS電路的情況，如3.3V單片機去驅動74HC,這種情況有以下幾種方法解決，最簡單的就是直接將74HC換成74HCT(74系列的輸入輸出在下面有介紹)的晶元，因為3.3V CMOS 可以直接驅動5V的TTL電路;或者加電壓轉換晶元;還有就是把單片機的I/O口設為開漏，然後加上拉電阻到5V，這種情況下得根據實際情況調整電阻的大小，以保證信號的上升沿時間。

三.74系列簡介

74系列可以說是我們平時接觸的最多的晶元，74系列中分為很多種，而我們平時用得最多的應該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區別如下：

輸入電平 輸出電平

74LS TTL電平 TTL電平

74HC COMS電平 COMS電平

74HCT TTL電平 COMS電平

————————————————————————————

TTL和CMOS電平

1、TTL電平(什麼是TTL電平)：

輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，雜訊容限是0.4V。

2、CMOS電平：

1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的雜訊容限。

3、電平轉換電路：

因為TTL和COMS的高低電平的值不一樣(ttl 5v<==>cmos 3.3v)，所以互相連接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。

4、OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。

5、TTL和COMS電路比較：

1)TTL電路是電流控制器件，而CMOS電路是電壓控制器件。

2)TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，晶元集越熱，這是正常現象。

3)COMS電路的鎖定效應：

COMS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒毀晶元。

防禦措施： 1)在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。

2)晶元的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。

3)在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進去。

4)當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS路得電 源，再開啟輸入信號和負載的電源;關閉時，先關閉輸入信號和負載的電源，再關閉COMS電路的電源。

6、COMS電路的使用注意事項

1)COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。

2)輸入端接低內阻的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。

3)當接長信號傳輸線時，在COMS電路端接匹配電阻。

4)當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5)COMS的輸入電流超過1mA，就有可能燒壞COMS。

7、TTL門電路中輸入端負載特性(輸入端帶電阻特殊情況的處理)：

1)懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。

2)在門電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐 時，它輸入來的低電平信號才能被門電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。COMS門電路就不用考慮這些了。

8、TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢?那是因為當三極體截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的 0，而是約0。而這個就是漏電流。

『柒』 TTL電路與COMS電路有什麼不同,各有什麼特點

TTL全稱-TransistorLogic,即BJT-BJT邏輯門電路，是數字電子技術中常用的一種邏輯門電路，應用較早，技術已比較成熟。TTL主要有BJT（BipolarJunctionTransistor即雙極結型晶體管，晶體三極體）和電阻構成，具有速度快的特點。最早的TTL門電路是74系列，後來出現了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由於TTL功耗大等缺點，正逐漸被CMOS電路取代。TTL門電路有74（商用）和54（軍用）兩個系列，每個系列又有若干個子系列。TTL電平信號:TTL電平信號被利用的最多是因為通常數據表示採用二進制規定，+5V等價於邏輯「1」，0V等價於邏輯「0」，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統，這是計算機處理器控制的設備內部各部分之間通信的標准技術。TTL電平信號對於計算機處理器控制的設備內部的數據傳輸是很理想的，首先計算機處理器控制的設備內部的數據傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的設備內部的數據傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通信大多數情況下，是採用並行數據傳輸方式，而並行數據傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。TTL輸出高電平>2.4V，輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，雜訊容限是0.4V。TTL電路是電流控制器件，TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
CMOS（），互補金屬氧化物半導體，電壓控制的一種放大器件。是組成CMOS數字集成電路的基本單元。
CMOS集成電路介紹
自1958年美國德克薩斯儀器公司(TI)發明集成電路（IC）後，隨著硅平面技術的發展，二十世紀六十年代先後發明了雙極型和MOS型兩種重要的集成電路，它標志著由電子管和晶體管製造電子整機的時代發生了量和質的飛躍。MOS是:金屬-氧化物-半導體(Metal-Oxide-Semiconctor)結構的晶體管簡稱MOS晶體管，有P型MOS管和N型MOS管之分。由MOS管構成的集成電路稱為MOS集成電路，而由PMOS管和NMOS管共同構成的互補型MOS集成電路即為CMOS-IC（）。目前數字集成電路按導電類型可分為雙極型集成電路（主要為TTL）和單極型集成電路（CMOS、NMOS、PMOS等）。CMOS電路的單門靜態功耗在毫微瓦（nw）數量級。CMOS發展比TTL晚，但是以其較高的優越性在很多場合逐漸取代了TTL。以下比較兩者性能，大家就知道其原因了。1.CMOS是場效應管構成，TTL為雙極晶體管構成2.CMOS的邏輯電平范圍比較大（5～15V），TTL只能在5V下工作3.CMOS的高低電平之間相差比較大、抗干擾性強，TTL則相差小，抗干擾能力差4.CMOS功耗很小，TTL功耗較大（1～5mA/門）5.CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當。集成電路中詳細信息：1,TTL電平：輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，雜訊容限是0.4V。2，CMOS電平：1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的雜訊容限。3，電平轉換電路：因為TTL和CMOS的高低電平的值不一樣（ttl5v<＝＝>cmos3.3v），所以互相連接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。4，驅動門電路OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外接上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。5，TTL和CMOS電路比較：
1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。
2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。CMOS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。CMOS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，晶元集越熱，這是正常現象。
3）CMOS電路的鎖定效應：CMOS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，CMOS的內部電流能達到40mA以上，很容易燒毀晶元。防禦措施：1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。2）晶元的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。3）在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟CMOS電路得電源，再開啟輸入信號和負載的電源；關閉時，先關閉輸入信號和負載的電源，再關閉CMOS電路的電源。6，CMOS電路的使用注意事項1）CMOS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。2）輸入端接低內組的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。3）當接長信號傳輸線時，在CMOS電路端接匹配電阻。4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。
5）CMOS的輸入電流超過1mA，就有可能燒壞CMOS。7，TTL門電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。2）在門電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平信號才能被門電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。CMOS門電路就不用考慮這些了。8，TTL和CMOS電路的輸出處理TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三機管截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅動器、電平轉換器以及滿足吸收大負載電流的需要。

『捌』 為什麼門電路的輸入端經過電阻接地其狀態與阻值有關

ttl邏輯門輸入端通過小電阻入地，相當於接低電平；
通過大電阻入地，相當於接高電平；
如果接在vcc上，無論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；
大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
oc門的輸出相「線與」，兩個oc門的輸出只要有一個為0，則輸出就是0，否則為1.
解釋：oc
指的是開集電極輸出，npn三極體發射極接地，從集電極輸出。顯然如果三極體開通，則集電極為0；如果不開通，集電極懸空的話，既不是1也不是0，所以往往要通過外接電阻連到vcc,
兩oc門三極體集電極連在一起，又通過電阻接到vcc,當然是只要一個開通，輸出就是0
沒有畫圖，因為上傳圖片很可能不能提交，見諒。
望採納。

『玖』 什麼是拉電流，灌電流和漏電流

1. 拉電流就是輸出電流；灌電流就是吸收電流，漏電流就是泄漏電流。

2. 拉電流和灌電流是衡量電路輸出驅動能力（注意：拉、灌都是對輸出端而言的，所以是驅動能力）的參數，這種說法一般用在數字電路中。拉即泄，主動輸出電流，從輸出口輸出電流； 灌即充，被動輸入電流，從輸出埠流入；

3. 由於數字電路的輸出只有高、低（0，1）兩種電平值，高電平輸出時，一般是輸出端對負載提供電流，其提供電流的數值叫「拉電流」；低電平輸出時，一般是輸出端要吸收負載的電流，其吸收電流的數值叫「灌（入）電流」。(1)邏輯門輸出為高電平時的負載電流（為拉電流）。
   (2)邏輯門輸出為低電平時的負載電流（為灌電流）。
   (3)邏輯門輸入為高電平時的電流（為灌電流）。
   (4)邏輯門輸入為低電平時的電流（為拉電流）。

4. 漏電流分為四種，分別為：半導體元件漏電流、電源漏電流、電容漏電流和濾波器漏電流。

(1)半導體元件漏電流:PN結在截止時流過的很微小的電流;

(2)電源漏電流:開關電源中為了減少干擾，按照國標，必須設有EMI濾波器電路。由於EMI電路的關系，使得在開關電源在接上市電後對地有一個微小的電流，這就是漏電流。如果不接地，計算機的外殼會對地帶有110伏電壓，用手摸會有麻的感覺，同時對計算機工作也會造成影響。

(3)電容漏電流:電容介質不可能絕對不導電，當電容加上直流電壓時，電容器會有漏電流產生。若漏電流太大，電容器就會發熱損壞。除電解電容外，其他電容器的漏電流是極小的，故用絕緣電阻參數來表示其絕緣性能；而電解電容因漏電較大，故用漏電流表示其絕緣性能（與容量成正比）。 對電容器施加額定直流工作電壓將觀察到充電電流的變化開始很大，隨著時間而下降，到某一終值時達到較穩定狀態這一終值電流稱為漏電流。 其計算公式為：i=kcu(μa)；其中k值為漏電流常數，單位為μa(v·μf)。

(4)濾波器漏電流:電源濾波器漏電流定義為：在額定交流電壓下濾波器外殼到交流進線任應一端的電流。 如果濾波器的所有埠與外殼之間是完全絕緣的，則漏電流的值主要取決於共模電容CY的漏電流，即主要取決於CY的容量。 由於濾波器漏電流的大小，設計到人身安全，國際上各國對插都有嚴格的標准規定：對於是20V/50Hz交流電網供電，一般要求雜訊濾波器的漏電流小於1mA。