A. 七段顯示解碼器是指什麼樣的電路
是將二進制代碼轉換成七段顯示字形信號的電路
B. 用VHDL語言設計一個七段顯示解碼器電路，要求輸出信號為高電平有效, 能驅動共陰極數碼管。
下面是74LS49的VHDL描述，74LS49就是一個驅動共陰極數碼管的解碼器：
LIBRARY IEEE；
USE IEEE.Std_logic_1164.ALL；
ENTITY ls49 IS
PORT(bl_n：IN Std_logic；
bi：IN Std_logic_vector(3 DOWNTO 0)；
a，b，c，d，e，f，g：OUT Std_logic)；
END ls49；
ARCHITECTURE behave_49 OF ls49 IS
SIGNAL s:Std_logic_vector(6 DOWNTO 0)；
BEGIN
PROCESS（bi，bl_n）
BEGIN
IF bl_n = ′0′ THEN
s <= (OTHERS => ′0′)；
ELSE
CASE bi IS
WHEN ″0000″ => s <= B″011_1111″；
WHEN ″0001″ => s <= B″000_0110″；
WHEN ″0010″ => s <= B″101_1011″；
WHEN ″0011″ => s <= B″100_1111″；
WHEN ″0100″ => s <= B″110_0110″；
WHEN ″0101″ => s <= B″110_1101″；
WHEN ″0110″ => s <= B″111_1101″；
WHEN ″0111″ => s <= B″010_0111″；
WHEN ″1000″ => s <= B″111_1111″；
WHEN ″1001″ => s <= B″110_1111″；
WHEN ″1010″ => s <= B″101_1000″；
WHEN ″1011″ => s <= B″100_1100″；
WHEN ″1100″ => s <= B″110_0010″；
WHEN ″1101″ => s <= B″111_1001″；
WHEN ″1110″ => s <= B″111_1000″；
WHEN ″1111″ => s <= B″000_0000″； -- 熄滅
WHENOTHERS=> s <= (OTHERS => ′0′)； -- 熄滅
END CASE；
END IF；
END PROCESS；
a <= s(0)；
b <= s(1)；
c <= s(2)；
d <= s(3)；
e <= s(4)；
f <= s(5)；
g <= s(6)；
END behave_49；
C. 七段顯示解碼器選什麼晶元
性能應該沒有區別，D和N可能是封裝的不同。
D. 七段顯示解碼器是什麼電路
直流電壓控制的電路，可以用單片機和PLC編碼
E. 設計一個能驅動七段共陰極LED數碼管的解碼電路，我的解碼器無法控制數碼管是怎麼回事
你是用74138晶元及與非門晶元嗎？
1）電路通過開關作為138的A、B、C的輸入信號，版開關閉合時輸入高電權平，而開關斷開後應該輸入低電平，因此A、B、C端需要各連接一個電阻到地才是；
2）你用與非門構成的七段解碼電路，都做對了嗎？，如使A=1的開關閉合後，Y1輸出低電平，經過與非門就是輸出高電平，此時應該顯示 1，就是有c、d兩個欄位輸入=高電平，可你都怎麼做的呢；
F. 用verilog程序編寫七段顯示解碼電路
mole bin2_7seg (data_in ,EN ,data_out );input [3:0] data_in ;input EN ;output [6:0] data_out ;reg [6:0] data_out ;always @(data_in or EN )begindata_out = 7'b1111111;if (EN == 1) case (data_in ) 4'b0000: data_out = 7'b1000000; // 0 4'b0001: data_out = 7'b1111001; // 1 4'b0010: data_out = 7'b0100100; // 2 4'b0011: data_out = 7'b0110000; // 3 4'b0100: data_out = 7'b0011001; // 4 4'b0101: data_out = 7'b0010010; // 5 4'b0110: data_out = 7'b0000011; // 6 4'b0111: data_out = 7'b1111000; // 7 4'b1000: data_out = 7'b0000000; // 8 4'b1001: data_out = 7'b0011000; // 9 4'b1010: data_out = 7'b0001000; // A 4'b1011: data_out = 7'b0000011; // b 4'b1100: data_out = 7'b0100111; // c 4'b1101: data_out = 7'b0100001; // d 4'b1110: data_out = 7'b0000110; // E 4'b1111: data_out = 7'b0001110; // F default: data_out = 7'b1111111; endcaseendendmole
G. 設計一個將8421 bcd碼轉換成led 7段數顯示的數字顯示解碼電路
將8421BCD碼轉換成LED7段顯示電路，這類顯示解碼器有現成的集成電路，沒必要自己設計，如74LS47，74LS48，74LS247等等，很多。
H. 求七段顯示解碼器74hc4511的引腳圖和接線圖
四個數碼管的段選，由四個595分別控制。各個數碼管的公共端，都直接接地了，所以不存在「位選」的問題。所以，這個電路是靜態顯示的電路。