D邏輯電路

1. D觸發器的邏輯電路功能

你這個
電路
太奇怪了，只有
中間
的
D觸發器
是正常的。左、右兩個
觸發器
的D輸入端都是兩個變數相「與」後輸入，哪有這樣的D觸發器?

2. 數字邏輯電路。請問為什麼D2,D1,D0等於0這是D3,D2,D1,D0在一起的卡諾圖。

因為你這個卡諾圖是要建立D和Q的關系，在圖里填的四位數字對應是D3D2D1D0，但是由圖可見，裡面填的D2D1D0總是0，（0000和1000），所以就是說你這個D讓他恆為0就行了，和Q是沒關系的。
如果用老辦法畫圈，一個圈都畫不出來，等式D0=的右邊什麼都沒有，那自然是0了

3. d觸發器電路的邏輯功能

你先找到對應的設置菜單。在設置裡面找到對應的功能選項！

4. 以下屬於「或」邏輯電路的是（）A．B．C．D

A、圖示電路開關閉合燈亮，不閉合燈不亮，不是或邏輯關系，故A錯誤
B、圖示電路只有開關都閉合燈才亮，為與邏輯關系，故B錯誤
C、圖示電路只閉合s₁燈亮，只閉合s₂燈不亮，s₁s₂同時閉合，燈不亮，該邏輯關系不是或邏輯關系，故C錯誤
D、圖示電路只閉合s₁燈亮，只閉合s₂燈也亮，s₁s₂同時閉合，燈亮，故該邏輯關系是或邏輯關系，故D正確
故選D

5. 測試D觸發器的邏輯功能（74LS74）

D觸發器的邏輯功能：Qn+1=D。

D觸發器是一個具有記憶功能的，具有兩個穩定狀態的信息存儲器件，是構成多種時序電路的最基本邏輯單元，也是數字邏輯電路中一種重要的單元電路。

在數字系統和計算機中有著廣泛的應用。觸發器具有兩個穩定狀態，即"0"和"1"，在一定的外界信號作用下，可以從一個穩定狀態翻轉到另一個穩定狀態。

觸發器有集成觸發器和門電路組成的觸發器。觸發方式有電平觸發和邊沿觸發兩種，前者在CP(時鍾脈沖)=1時即可觸發，後者多在CP的前沿（正跳變0→1）觸發。

(5)D邏輯電路擴展閱讀

D觸發器由4個與非門組成，其中G1和G2構成基本RS觸發器。電平觸發的主從觸發器工作時，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現干擾信號，那麼就有可能使觸發器的狀態出錯。而邊沿觸發器允許在CP觸發沿來到前一瞬間加入輸入信號。

這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發器也稱為維持-阻塞邊沿D觸發器。邊沿D觸發器可由兩個D觸發器串聯而成，但第一個D觸發器的CP需要用非門反向。

6. 組合邏輯電路中74LS148編碼器真值表中的d是什麼意思

沒有「d」呀，你對照下面鏈接的真值表，可能不同的翻譯用詞不同。
http://ke..com/view/6735014.htm

7. 用D觸發器實現T觸發器的邏輯功能，畫出電路圖（可以根據需要選用適當的邏輯門）

D觸發器構成JK觸發器

D＝JQ（Q為反）＋K（K為反）Q

D觸發回器構成T觸發器

D＝TQ（Q為反）＋T（T為反）Q

轉換方式如答下：

D觸發器的狀態方程是：Q＊＝D，JK觸發器的狀態方程是：Q＊＝JQ＇＋K＇Q。

讓兩式相等可得：D＝JQ＇＋K＇Q，用門電路實現上述函數即可轉換成為jk觸發器。

(7)D邏輯電路擴展閱讀：

當CP＝0，且非門G3和G4阻塞時，其輸出Q3＝Q4＝1，觸發器的狀態保持不變。同時，由於Q3到Q5和Q4到Q6的反饋信號打開了這兩個門，可以接收輸入信號D，Q5＝D，Q6＝Q5non－＝D。

當CP從0變到1時觸發器翻轉。當G3和G4打開時，它們的輸入Q3和Q4狀態由G5和G6的輸出狀態決定。Q3＝Q5，不＝D，Q4＝Q6，不＝D。根據基本RS觸發器的邏輯功能，Q＝Q3不＝D。

8. 使用組合邏輯和正沿觸發的D觸發器實現其狀態轉換邏輯電路，用邏輯電路實現其輸出方程。 畫出電路圖。

做這個題目，樓主應先給出一個狀態方程。

9. 用兩個d觸發器組成四分頻器,設計邏輯電路圖,並畫出其時序圖！

兩個D觸發器的Q非端分別接自己的D端，構成T'觸發器；前一個觸發器Q非端同時接第二個觸發器的CP端，這樣前一個Q與後一個Q分別是二分頻四分頻。

10. 簡單的邏輯電路選擇題D選項如何分析

首先你的理解是錯誤，什麼"1"表正極，"0"表負極。
在正邏輯的TTL電平電路中，"1"表高電平，典型值是3.6V；"0"表低電平，典型值是0.3V。
D選項時，因A、B輸入都為高電平（可假設輸入是3.6V），而+Ec一般為+5V，即兩個二極體
D1、D2都為正向偏置導通，故Y為高電平「1」。