電路vil

『壹』 邏輯電路中 Vcc、Vil、Vih、接地等代表的邏輯值

Vcc：高電平。
Vih：大概是V(in high)，一般用Vin表示電壓信號輸入端，那麼這里的意思應該是輸入高電平。
Vil：輸入低電平，解釋同上。（聲明我只是根據習慣來猜的，萬一作者拋出個奇怪的符號定義概不負責哈）
電阻接地為低電平。
懸空的輸入端其電平無法判斷，可高可低，解釋為未知，其實是考察你對這個與非門的熟悉程度。

『貳』 為什麼這個TTL門電路輸出的是低電平

1.
接電阻的輸入端，要同時看接的是高電平還是低電平及電阻的大小。
如果接的是高電平，無論接的電阻多大都可以看作是接高電平。
如果接的是低電平，那麼當接的電阻小於1k時，可以看作是接的低電平，例y2的第二根腳。當接的電阻大於10k時，那麼可以看作是接的是高電平，例y4，y6的第二根腳。當接的電阻在1k~10k之間時，無法判斷，一般不能這么接。
2.
第一幅圖的第一個，是一個普通的與非門，輸出端只有兩種狀態，高或低。第三根線是懸空，要看作是高電平。
3.
多個oc門並聯，當其中一個為低電平時，輸出端為低電平，當所有的oc門都為高電平時，輸出端為高電平。
另y5和y6均為低有效三態門，而三態腳接的又是高電平，所以無論是什麼輸入狀態，輸出端應為高阻態。

『叄』 VIH、VIL、VOH、VOL分別是什麼意思

VIH、VIL、VOH、VOL分別的意思：

VIH是輸入高電平

VIL是輸入低電平

VOH是輸出高電平

VOL是輸出低電平

電平：是指兩功率或電壓之比的對數，有時也可用來表示兩電流之比的對數。

(3)電路vil擴展閱讀：

電平與電壓的關系

從電壓電平的定義可以看出電平與電壓的關系，電平的測量實際上是電壓的測量，但刻度不同，任何電壓表都可以是用來測量電壓水平的水平儀，只要刻度盤上有水平刻度，這里需要注意的是，電平標度是以600Ω電阻下的1MW功耗為零分貝計算的，計算，即0dB=0.775V。

電平范圍的擴大實質上也是電壓范圍的擴大，然而，由於電平與電壓之間的對數關系，當電壓范圍擴大n倍時，根據電平定義，即電平增加20lgn（db）。

因此，可以通過擴大交流電壓表的相應量程來實現電平范圍的擴大，測量值應為儀表的指示號和附加分貝值（或量程分貝值），附加分貝值由電壓范圍的擴大決定。

『肆』 什麼是高電平和低電平

1、高電平，指的是與低電平相對的高電壓，是電工程上的一種說法。在邏輯電平中，保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於輸入高電壓（Vih）時，則認為輸入電平為高電平。

在數字邏輯電路中，低電平表示0，高電平表示1。一般規定低電平為0~0.25V，高電平為3.5~5V。也有其他的可能，如在移動設備中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5V的話可能設備的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有1.7V左右。

數字電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數字電路，電壓對應的邏輯電平也不同。

在TTL門電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。數字電平從低電平（數字「0」）變為高電平（數字「1」）的那一瞬間（時刻）叫作上升沿 。 

2、輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。

輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。

(4)電路vil擴展閱讀：

控制器高電平與低電平區別：

1、控制器上標識的高低電平為剎車，高電平一般規定為5V以上，低電平為0V左右。 

2、在不同電路上的電壓值不相同，如果是5V供電的數字電路，高電平就是5V，或接近5V。低電平就是『無』，就是0V或接近0V。   

3、控制器的高電平是通，低電平是控。 

參考資料來源：

網路-低電平

網路-高電平

『伍』 TTL電路和CMOS電路的區別和聯系

聯系：CMOS電路與TTL電路通過電平轉換能使兩者電平域值能匹配。兩者區別如下：

一、主體不同

1、TTL電路：是晶體管-晶體管邏輯電路。

2、CMOS電路：是互補型金屬氧化物半導體電路。

二、特點不同

1、TTL電路：採用雙極型工藝製造，具有高速度低功耗和品種多等特點。

2、CMOS電路：靜態功耗低,每門功耗為納瓦級；邏輯擺幅大近似等於電源電壓；抗干擾能力強，直流雜訊容限達邏輯擺幅的35%左右。

三、構成不同

1、TTL電路：採用等平面工藝製造的先進的STTL(ASTTL)和先進的低功耗STTL（ALSTTL）。

2、CMOS電路：由絕緣場效應晶體管組成，由於只有一種載流子，因而是一種單極型晶體管集成電路，其基本結構是一個N溝道MOS管和一個P溝道MOS管

『陸』 數字電路電平的取值范圍中有這句話，保證穩定的輸出，則必須要求輸入高電平> Vih，輸入低電平<Vil

這不是誤差的問題，數字電路的狀態只有0和1兩個狀態，大於Vih的電壓叫高電平，小於Vil的叫低電平；而介於二者之間的電壓屬於電路的非法狀態，是不允許出現的；Vih和Vil都是人為規定的，根據器件的物理特性而定，討論區間開閉是沒有意義的，也不是誤差的問題望樓主莫要再糾結

『柒』 電路里的電平是什麼 怎麼判斷高,低電平

電平：是指兩功率或電壓之比的對數，有時也可用來表示兩電流之比的對數。

當輸入電平高於Vih時，則認為輸入高電平；當輸入電平低於Vil時，則認為輸入低電平。

電平的單位分貝用dB表示。常用的電平有功率電平和電壓電平兩類，它們各自又可分為絕對電平和相對電平兩種。

輸出高電壓（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此Voh。

輸出低電壓（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。

(7)電路vil擴展閱讀

電平與電壓的關系

從電壓電平的定義就可以看出電平與電壓之間的關系，電平的測量實際上也是電壓的測量，只是刻度不同而已，任何電壓表都可以成為一個測量電壓電平的電平表，只要表盤按電平刻度標志即可，在此要注意的是電平刻度是以1 mW功率消耗於600 Ω電阻為零分貝進行計算的，即0dB=0.775V。

電平量程的擴大實質上也是電壓量程的擴大，只不過由於電平與電壓之間是對數關系，因而電壓量程擴大N倍時，由電平定義可知，即電平增加20lgN(dB)。

由此可知，電平量程的擴大可以通過相應的交流電壓表量程的擴大來實現，其測量值應為表頭指針示數再加一個附加分貝值(或量程分貝值)。附加分貝值的大小由電壓量程的擴大倍數來決定。

『捌』 電路中什麼是高電平低電平

理想的數字電路電平是這樣的：
輸入小於1/2VCC(電源電壓)就是低電平，反之是高電平。實際的器件回是做不到的答，也不實用，如果輸入電壓在1/2VCC附近有干擾，就會發生錯誤的輸入信號。現在常用的是：TTL數字電路電源是5V，2.7V < 高電平 < 5V, 0V < (=) 低電平 < 1.3V。CMOS數字電路電源電壓一般是3V--9V, 2/3VCC < 高電平 < (=) VCC,0V < (=) 低電平<1/3VCC。
數字電路：用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二進制數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。

『玖』 門電路中輸入vil算高電平還是低電平為什麼y2是開路另外y2和y3怎麼判

1）ViH、ViL，分別表示為 Vi 的高低電平狀態；
2）元器件中，菱形圖符表示輸出端是個OC 結構，即所謂的集電極開路形式，這種結構便於「線與」，需要外部電路給個上拉電阻；

『拾』 什麼是電平、高電平、低電平

邏輯電平的一些概念
要了解邏輯電平的內容，首先要知道以下幾個概念的含義：
1：輸入高電平（Vih）：
保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。
2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。
3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此Voh。
4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。
5：閥值電平(Vt)：
數字電路晶元都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於Vil、Vih之間的電壓值，對於CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平>
Vih，輸入低電平<Vil，而如果輸入電平在閾值上下，也就是Vil～Vih這個區域，電路的輸出會處於不穩定狀態。
對於一般的邏輯電平，以上參數的關系如下：
Voh
>
Vih
>
Vt
>
Vil
>
Vol。
6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。
7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。
8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。
9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。
門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對於集電極開路（OC）門，其上拉電阻阻值RL應滿足下面條件：
（1）：
RL
<
（VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL
>
（VCC－Vol）/（Iol＋m*Iil）
其中n：線與的開路門數；m：被驅動的輸入端數。
：常用的邏輯電平
·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V
TTL和5V
CMOS）、3.3V系列，2.5V系列和1.8V系列。
·5V
TTL和5V
CMOS邏輯電平是通用的邏輯電平。
·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。
·低電壓的邏輯電平還有2.5V和1.8V兩種。
·ECL/PECL和LVDS是差分輸入輸出。
·RS-422/485和RS-232是串口的介面標准，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。