門電路懸空

A. 的門電路引腳懸空要緊嗎

輸出懸空不要緊，輸入懸空是不行的，尤其是CMOS電路。

B. 數字電路中的門電路空懸是什麼功能

數字電路中的門電路空懸是有講究的：
TTL電路，輸入腳懸空代表輸入「1」，專即「高電平」，所以與門、與屬非門都不用的多餘腳可以「懸空」，但對或門電路不行，多餘腳只能接地。
對CMOS電路，任何門電路的輸入腳都不可懸空。
另外對三態門等電路的控制腳也要區分情況，不可任意懸空，否則無法選中實現控制。

C. 解釋CMOS門電路的輸入端為什麼不能懸空

這是有MOS管的特性決定的，MOS管輸入阻抗很大（柵極源極之間有一層氧化層），輸入阻抗大，對微弱信號的捕捉能力就很強（簡單地把干擾源等效為一個理想電壓源和一個內阻的串聯，根據分壓原理可知輸入電阻越大輸入的分壓越大），所以懸空時很容易受周圍信號的干擾。

靜態功耗低，每門功耗為納瓦級；邏輯擺幅大，近似等於電源電壓。抗干擾能力強，直流雜訊容限達邏輯擺幅的35%左右。可在較廣泛的電源電壓范圍內工作，便於與其他電路介面，速度快，門延遲時間達納秒級；在模擬電路中應用，其性能比NMOS電路好；與NMOS電路相比，集成度稍低。

(3)門電路懸空擴展閱讀：

由於兩管柵極工作電壓極性相反，故將兩管柵極相連作為輸入端，兩個漏極相連作為輸出端，如圖1(a)所示，則兩管正好互為負載，處於互補工作狀態。

當輸入低電平(Vi=Vss)時，PMOS管導通，NMOS管截止，輸出高電平。·

當輸入高電平（Vi=VDD）時，PMOS管截止，NMOS管導通，輸出為低電平。

在復雜直流電路中，某一段電路里的電流真實方向很難預先確定，在交流電路中，電流的大小和方向都是隨時間變化的。這時，為了分析和計算電路的需要，引入了電流參考方向的概念，參考方向又叫假定正方向。

所謂正方向，就是在一段電路里，在電流兩種可能的真實方向中，任意選擇一個作為參考方向（即假定正方向）。當實際的電流方向與假定的正方向相同時，電流是正值；當實際的電流方向與假定正方向相反時，電流就是負值。

D. 為什麼TTl門電路的輸入端懸空時相當於邏輯1

因為懸空時可以看作是輸入端接一個無窮大的電阻，當輸入電阻大於專IKΩ時，輸入電平就變屬為閾值電壓UTH即為高電平，所以相當於邏輯1。數字電路中，把電壓的高低用邏輯電平來表示。

邏輯電平包括高電平和低電平這兩種。在TTL門電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。

(4)門電路懸空擴展閱讀：

TTL電路多餘輸入端的處理方法：

1、TTL與門和與非門電路

(1)將多餘輸入端接高電平，即通過限流電阻與電源相連接;

(2)根據TTL門電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平;

(3)通過大電阻(大於1kΩ)到地，這也相當於輸入端外接高電平;

(4)當TTL門電路的工作速度不高，信號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。

2、TTL或門、或非門

(1)接低電平;

(2)接地;

(3)由TTL輸入端的輸入伏安特性可知，當輸入端接小於IKΩ的電阻時輸入端的電壓很小，相當於接低電平，所以可以通過接小於IKΩ(500Ω)的電阻到地。

參考資料來源：網路-高電平

E. TTL 門電路和CMOS門電路輸入端懸空有什麼區別

TTL 門電路和CMOS門電路輸入端懸空的區別：

1、結構不同。

TTL門電路是由晶體管構成的邏輯電路，CMOS門電路以MOS管作為開關器件的門電路是CMOS門電路，其中為P-MOS管和N-MOS管構成互補的結構形式。

2、電壓電流不同。

由於器件的電壓不同，TTL電路和CMOS電路定義的高低電平電壓以及電流不一樣.。所謂的需要加TTL信號就是可以以TTL標準的高或低電平信號來觸發它，而所謂的TTL信號是一個電平標准。

(5)門電路懸空擴展閱讀：

門電路的相關要求規定：

1、從邏輯關系看，門電路的輸入端或輸出端只有兩種狀態，無信號以「0」表示，有信號以「1」表示。也可以這樣規定：低電平為「0」，高電平為「1」，稱為正邏輯。反之，如果規定高電平為「0」，低電平為「1」稱為負邏輯

2、凡是對脈沖通路上的脈沖起著開關作用的電子線路就叫做門電路，是基本的邏輯電路。門電路可以有一個或多個輸入端，但只有一個輸出端。

3、門電路的各輸入端所加的脈沖信號只有滿足一定的條件時，「門」才打開，即才有脈沖信號輸出。從邏輯學上講，輸入端滿足一定的條件是「原因」，有信號輸出是「結果」，門電路的作用是實現某種因果關系──邏輯關系。

F. TTL門電路輸入端在什麼條件下允許懸空為什麼

門電路的輸入端阻抗較高，懸空很容易受到干擾，所以不應該懸空。

G. TTL門和CMOS門懸空引腳如何處理

TTL門的輸入引腳可以懸空，懸空狀態的輸入相當於高電平輸入。CMOS輸入引腳不能懸空，應接高電平或0。

TTL和COMS電路比較：

1、TTL電路是電流控制器件，而coms電路是電壓控制器件。

2、TTL電路的速度快，傳輸延遲時間短（5-10ns），但是功耗大。

3、COMS電路的速度慢，傳輸延遲時間長（25-50ns），但功耗低。

4、COMS電路的供電電壓高於TTL電路，也就是可以工作在較寬的電壓范圍之內。

(7)門電路懸空擴展閱讀：

CMOS使用注意事項：

1、COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。

2、輸入端接低內組的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。

3、當接長信號傳輸線時，在COMS電路端接匹配電阻。

4、當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

H. 數電 門電路輸入為懸空問題

門電路的輸入方式有很多種，你的圖所畫的只是其中一種。
每種輸入方式，懸空的情況下有可能有不一樣的狀態。需要具體情況具體分析內部電路才能知道。就像你這個問題一樣。不是所有的懸空都是相當於高電平的。

I. 門電路多餘輸入端接地和接0，懸空和接1各有什麼區別

多餘輸入端接地和接0是一個意思，都是接的低電位；懸空和接1也是一回個意思，都是高電答位。

但是CMOS電路的輸入端是不允許懸空的，因為懸空會使電位不定，破壞正常的邏輯關系。另外，懸空時輸入阻抗高，易受外界雜訊干擾，使電路產生誤動作，而且也極易造成柵極感應靜電而擊穿。

所以「與」門，「與非」門的多餘輸入端要接高電平，「或」門和「或非」門的多餘輸入端要接低電平。若電路的工作速度不高，功耗也不需特別考慮時，則可以將多餘輸入端與使用端並聯。

(9)門電路懸空擴展閱讀

門電路應用注意事項：

對於或門及或非門的多餘輸入端，可以使其輸入低電平。具體措施是通過小於500Ω的電阻接地或直接接地。

在前級門的扇出系數有富餘時，也可以和有用輸入端並聯連接。對於與或非門，若某個與門多餘，則其輸入端應全部輸入低電平（接地或通過小於500Ω的電阻接地），或者與另外同一個門的有用端並聯連接（但不可超出前級門的扇出能力）。

若與門的部分輸入端多餘，處理方法和單個與門方法一樣。

J. 電路中經常提到的懸空是什麼意思

懸空在數字邏輯電路中指邏輯器件的輸入引腳既不接高電平，也不接低電平。

由於邏輯器件的內部結構，當它輸入引腳懸空時，相當於該引腳接了高電平。一般實際運用時，引腳不要懸空，易受干擾。也稱為「浮空」。

(10)門電路懸空擴展閱讀：

邏輯電路分類：

1、組合邏輯電路

任何時刻輸出信號的邏輯狀態僅取決於該時刻輸入信號的邏輯狀態，而與輸入信號和輸出信號過去狀態無關的邏輯電路。

由於組合邏輯電路的輸出邏輯狀態與電路的歷史情況無關，所以它的電路中不包含記憶性電路或器件。門電路是組合邏輯電路的基本單元。當前組合邏輯電路都已製成標准化、系列化的中、大規模集成電路可供選用。

2、時序邏輯電路

任何時刻的輸出狀態不僅與該時刻的輸入有關，而且還與電路歷史狀態有關的一種數字邏輯電路。時序邏輯電路具有記憶輸入信息的功能，由於它的引入使得數字系統的應用大大增強。常用的有計數器、寄存器和脈沖順序分配器等。

也可以按照原件對邏輯電路進行分類，例如：電阻-晶體管邏輯電路、二極體-晶體管邏輯電路、發射極功能邏輯電路、發射極耦合邏輯電路、高閾值邏輯電路、集成注入邏輯電路、晶體管-晶體管邏輯電路。