五人表決器電路圖

① 五人表決器原理是什麼

VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）即超高速集成電路硬體描述語言，在基於CPLD／FPGA和ASIC的數位系統設計中有著廣泛的應用。

VHDL語言誕生於1983年，1987年被美國國防部和IEEE確定為標準的硬體描述語言。自從IEEE發布了VHDL的第一個標准版本IEEE 1076-1987後，各大EDA公司都先後推出了自己的支持VHDL的EDA工具。VHDL在電子設計行業得到了廣泛的認同。此後IEEE又先後發布了IEEE 1076-1993和IEEE 1076-2000版本。

② 求設計一個五人表決器（不要源代碼，要具體方法以及試驗中用到的元器件和連接方式）

4人表決器表決器好設計，用5個三輸入的與非門就行了，五人表決器就要麻煩了，真值表好列，用邏輯代數或卡諾圖求出簡化的邏輯表達式並演化成與非的形式就不好化了，這個問題你還是想老師尋求一點幫助吧

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity bj is
port(a:in std_logic_vector(4 downto 0);
y:out std_logic);
end bj;
architecture aa of bj is
signal x:std_logic; begin
x<=a(0)+a(1)+a(2)+a(3)+a(4);
process(a) begin
if x>2 then y<=』1』;
else y<=』0』;
end if;
end process;
end aa;

#include<reg51.h>
sbit P10=P1^0;//表決人1
sbit P11=P1^1;//表決人2
sbit P12=P1^2;//表決人3
sbit P13=P1^3;//表決人4
sbit P14=P1^4;//表決人5
sbit P15=P1^5;//結果顯示

int a=0;
int b=0;
int i=0;

void main()
{

while(1)
{
if(P10==0)
a++;
else
b++;
if(P11==0)
a++;
else
b++;
if(P12==0)
a++;
else
b++;
if(P13==0)
a++;
else
b++;
if(P14==0)
a++;
else
b++;
if(a>b)
P15=0;
else
P15=1;
a=b=0;
for(i=0;i<255;i++)
{}
}

}

③ 五人表決器的電路圖怎麼畫

以後這樣的題不要問別人 自己想 哎 我這都是犯錯誤呢 幫你做作業！

④ 用if設計一個五人表決器,五輸入,一輸出

需要說明所用的編程語言。

⑤ 表決器電路原理圖

簡單的邏輯門電路可以實現……

⑥ 數字邏輯，電路設計，設計一個五人表決器，給一個圖也行啊

如圖所示：

⑦ 求個簡單表決器電路原理圖

digital circuit
Why post on this board?

⑧ 數字電路（7人投票表決器電路圖）

用74LS151八選一數據選擇器可實現！可把其中一個輸入端至低電平！令七個輸入端按真值表輸入！至少四個為一，輸出為一！