㈠ 這個鎖相環電路怎麼解決
跟老師拼了
㈡ 鎖相環路電路的作用是什麼
鎖相中的低通濾波器實際是一個環路濾波器，由線性元件電阻、電容或運算放大器組成。內
作用是低頻信號通過容，濾除誤差電壓的高頻分量，取出平均電壓去控制VCO。
可以改善控制電壓的頻譜純度，提高系統穩定度，同時它調整了鎖相環路的參數，輸出信號的穩定性、頻譜純度、鎖定時間等。。。
㈢ CD4046 鎖相環電路。求解各元件的 值 如圖 求教 C1,C2值， R1- R5的值
鎖相環CD4046為數字鎖相環(PLL)晶元，內有兩個PD、VCO、緩沖放大器、輸入信號放大與整形電路、內部穩壓器等。它具有電源電壓范圍寬、功耗低、輸入阻抗高等優點，其工作頻率達1MHz，內部VCO 產生50% 占空比的方波，輸出電平可與TTL電平或CMOS 電平兼容。同時，它還具有相位鎖定狀態指示功能。
信號輸入端：允許輸入0.1V左右的小信號或方波，經A1放大和整形，提供滿足PD要求的方波。 PDI由異或門構成，具有三角形鑒相特性。它要求兩個輸入信號均為50%占空比的方波。當無輸入信號時，其輸出電壓為VDD/2，用以確定VCO的自由振盪頻率PDI由異或門構成，具有三角形鑒相特性。它要求兩個輸入信號均為50%占空比的方波。當無輸入信號時，其輸出電壓為VDD/2，用以確定VCO的自由振盪頻率。通常輸入信噪比以及固有頻差較小時採用PDI，輸入信噪比較高或固有頻差較大時，採用PDⅡ 。
R1 、R2、C確定VCO 頻率范圍。R1控制最高頻率，R2控制最低頻率。 R2=∞時，最低頻率為零。無輸入信號時， PDⅡ 將VCO調整到最低頻率。
鎖相環CD4046的一個重要功能是：內部壓迫、控振盪器的輸出信號從第4腳輸出後引至第3腳輸入，與從第14腳輸入的外部基準頻率信號和相位的比較。當兩者頻率相同時同，壓控振盪器的頻率能自動調整，直到與基準頻率相同。
3腳和4腳之間可以直通，也可以把4腳壓控振盪器輸出的信號通過分頻器送入3腳。
10腳是解調信號輸出端
㈣ 鎖相環的有點與缺點有哪些啊
概述： 小數分頻 鎖相環面世已有多年，但至今仍然有人不大清楚這種電路的特性。很多人以為小數分頻 鎖相環與整數分頻鎖相環採用完全不同的設計方程式及模擬測試技術。其實，以背後的概念及所採用的方程式為例來說，小數分頻 鎖相環與整數分頻鎖相環基本上沒有分別。但兩者的性能則不同，原因是分數可以計算在內，這樣會令N值變得更小。選用小數分頻 鎖相環架構的最主要原因也是基於這個N值較小的緣故，而且理論上N值越小，相位雜訊方面的表現會更為理想。 我們將會在今次的在線研討會上解釋清楚一些有關小數分頻鎖相環的錯誤觀念，也會就有關小數分頻鎖相環與整數分頻鎖相環之間的優缺點作一簡單的比較，最後我們會介紹小數分頻鎖相環的設計竅門以及設計時必須考慮的因素。 摘要：主要探討基於FSK制式的主叫號碼來電顯示的幾種解碼方式，詳細介紹專用電路解調、鎖相環解調和數字信號處理器(DSP)軟體解調的識別方式，給出相應理論依據和實驗數據，最後分析各種解碼方式的優缺點。 關鍵詞：來電顯示；FSK；HT9032；74HC9046；BF535 1 引言 主叫號碼識別(俗稱來電顯示)已成為電話通信的一項重要功能，在許多CTI呼叫中心和交換機中也是不可缺少的。全世界的來電顯示主要分為4大類：Bellcore FsK主要是中國、美國、加拿大使用；ETSI FSK主要是歐洲及我國台灣地區使用：JT FSK主要是日本使用：DTMF主要是我國台灣和印度地區。本文主要討論FSK制式來電顯示的解碼方式，詳細介紹基於專用電路、鎖相解調和基於DSP的3種解調方式。 2 專用電路解調 主流的來話顯示電路有Mitel公司的MT88E39、MT88E43、MT88E45等：Holtek公司的HT9032；NPC公司的SM8332；Freescale公司的MCl45447；EMC公司的EM92547A。筆者以HT9032為例介紹FSK解碼方式，著眼於Type I或On-hook caller ID應用，符合Bell 202及V.23規范。HT9032將FSK解調器包含在一個電路中，引腳及功能與Freescale公司的MCl45447及EMC公司的EM92547A相兼容。 該電路硬體主要由HT9032與Atmel的Mega8型單片機組成，HT9032解調出的FSK基帶信號送入單片機的捕獲中斷，信號碼率為1200b/s，所以Mega8設定1.2 kHz時鍾頻率對信號進行采樣判決。由於采樣周期不可能是理想的1200 Hz，會使采樣位置漸漸偏離碼元中心，造成判決錯誤，所以每次下降沿捕獲中斷產生後，單片機記數時鍾重新復位，矯正其采樣相位。然後延時0.4 ms(2.4kHz)，取碼元中點，並開始按1.2 kHz速率采樣，由此得到0、1比特流，將其按10bit合成位元組信息，每個位元組起始位是1，結束位為0，中間8位為信息。最後根據主叫識別的單數據消息格式提取所需的消息字，得到來電日期與來電號碼。 主叫識別信息數據的格式有二種：單數據消息格式(SDMF)和復合數據消息格式(MDMF)，前者結構簡單，也比較常用。 信道佔用信號：由一組300個連續的「O」和「l」(二進制位)交替組成，第一個比特為「0」，最後一個為「1」。在通話狀態下，信道佔用信號不發送，接收端只在正確收到這個信號後才認為後面緊跟的為有效信號。 標志信號：由180個(掛機狀態下)或80個(通話狀態下)標志位(邏輯」1」)組成，即持續的高電平。 消息類型字：單數據格式情況下為「04H」，表示為主叫號碼傳送信息。 消息長度字：佔一個位元組，為消息字的數目。 消息內容：單數據消息格式消息字內容如下：日期，時間(月，日，時，分)，共8個位元組；主叫號碼(如果允許顯示)；如果不允許顯示主叫號碼，將傳送字元「P」；當終端交換機無法得到主機號碼時，將傳送字元「0」。 校驗和：校驗字的演算法是將消息數據(即單數據格式的消息類型字、消息長度字和消息數據字)按256的模求和取補來得到校驗字。 根據單數據消息格式分析後得到來電顯示的時間為：08月14日13時47分，來電號碼為：13386198301，校驗位：0x12。所有數據(包括校驗位)和按256的模求和為00，證明收到的數據完全正確。 3 鎖相環解調 鎖相環主要包括鑒相器、環路濾波器和壓控振盪器。鑒相器可分為數字鑒相器與模擬鑒相器，數字鑒相器一般由異或門或邊沿觸發器組成，模擬鑒相器由乘法器組成，環路濾波器一般選用比例積分濾波電路。 α(nT)為調制的數字信號，△ω為FSK信號頻偏，設鎖相環的帶寬足夠寬，環路鎖定，則VCO輸出信號頻率與輸入信號頻率一致，也是調頻波，如果鑒相器採用正弦鑒相器,VCO輸出的電壓為 φe為穩態相差，為一常數，一般小於90°，反比於環路增益，由式(2)可得VCO輸出頻率為 壓控振盪器輸出頻率與控制電壓關系為：ω=ωc+AoVc，與(3)式相比可得 由此可知壓控振盪器的控制電壓與FSK的調制信號成正比，在實際電路中，只要加一些整形比較電路就可將其恢復為數字信號，完成FSK的解調。 PCI、PC2分別是門鑒相器和邊沿觸發鑒相器，這里選用PCI輸出，環路濾波器選用無源比例積分濾波器，根據FSK制式來電顯示信號的特點，設定74HC9046的參數如下，中心頻率fc=1.7 kHz，跟蹤帶寬為2fL=1.5 kHz，環路濾波器帶寬為l kHz，R1=10 kHz，C1=O.3μF，R2=∞(具體計算可參考74HC9046的數據手冊)，由於一般電容器的誤差比較大，所以R1要根據實際情況微調才能保證環路能跟蹤FSK信號。 輸入信號用信號源來代替，其中心頻率為1.7kHz。頻偏正負0.5 kHz，調制速率1.2 kb/s。 由於採用數字鎖相環，輸入信號必須為TTL，所以要對輸入信號進行放大限幅，限幅後的信號與鎖相輸出信號頻率一致，但存在少許的相位差即穩態相差。當鎖相環進入鎖定狀態後，其VCO的電壓與基帶信號一致，由於FSK制式來電顯信號1代表1.2 kHz，0代表2.2 kHz，所以鎖相解調輸出的信號要經反相後才輸入到單片機進行消息字的提取，單片機處理方法與基於專用電路解調方式中的相同，這里不再贅述。 4 基於DSP的解調 FSK信號的軟體解調方法很多，差分解調是比較簡單且易於實現的一種。其理論依據為設FSK信號的二個頻率分別為ω1，ω2。ω=ωo+△ω，若△ω>o，則ω=ω2；若△ω<O，則ω=ω1。經過帶通後的信號可表示為y(t)=Acos(ωo+△ω)t。 上式說明，若將輸入信號延遲π/2或3π/2個相位，即ωoτ=π/2時，x(t)=-A2/2*sin(△ωτ)；ωoτ=3π/2時。x(t)=A2/2sin(△ωτ)。可得到一雙極性電壓，將「0」和「l」鑒別出來。DSP的解調演算法框圖如圖3所示。 演算法確定後，在system view上進行了模擬，輸入PN序列，速率為1.2 kb/s，FSK調制器中心頻率為1.7 kHz，頻偏正負O.5 kHz，為了延時整數個采樣點，DSP采樣率為34 kHz，是中心頻率(ωo=1.7 kHz)的整數倍，所以得ωo*τ=π/2=1.7(4x34000)-1)=5samples,低通濾波器的截止頻率為1.2 kHz。 值得注意的是延時點的選取，在信號延時π(34000/1700/2=10 samples)時，獲得的信號幅度要比π/2延時小很多，從(6)式也可以得出同樣的結論。 基於模擬的可實現性，筆者採用了ADI公司的BF535型DSP。該DSP具有300MHz的主頻，2個40 bit的MAC和2個32 bit的ALU，4個8 bit的視頻處理單元，16個地址定址單元。該DSP內部集成了308 KB的RAM，並具有豐富的外部介面，用其實現演算法中的延時、濾波、相乘及消息字的提取綽綽有餘，其實際代碼只有ll KB。 5 結束語 基於專用電路的解調方式成本低廉、實用簡單、性能可靠，適合小型來電顯示機的設計，大部分來電顯示產品都採用此種方式。 鎖相環解碼方式基於硬體FSK解調，在大多數通信解調電路中都採用這種方式，其優點是靈敏度很高，在信噪比低的情況下性能尤為突出，缺點是電路復雜，調試不便，而且對於大部分數字鎖相環集成電路(例如74HC9046或4046)，當VCO工作於高頻(>6 MHz)時受溫度影響很大，需要加溫度補償電路才可正常工作。 基於DSP的解碼是純軟體解調方式，優點是設計靈活，修改方便，但是相對於專用電路解調方式來說成本過高，在信噪比差的情況下，演算法要做相應的調整。
記得採納啊
㈤ 鎖相環電路的組成為
b.晶體振盪器、鑒相器、壓控振盪器、濾波電路
㈥ 求proteus中CD4046鎖相環調頻電路圖
參考復：
http://..com/question/361315135436665012.html
正弦制波，恐怕不行吧。
㈦ 鎖相環電路的工作原理
使用鎖相環就來是想讓壓控振盪器源VCO輸出的頻率、相位和要求的頻率、相位一致。
VCO的輸出和標准信號同時輸入鎖相環晶元，如果頻率、相位不一致，就會有輸出，這個輸出經過低通濾波後才送給VCO，使VCO頻率和相位和標准信號一致。
鎖相環就象一個閉環系統，如果在范圍內就能保證無差。
這是我的理解。
㈧ 如何設計並調試鎖相環電路
如果不在特定條件下進行模擬，則估計一個 PLL 電路的規格
將會是十分困難的。因此，進行 PLL 設計的第一步應當是仿
真。我們建議工程師使用 ADIsimPLL 運行基於系統要求
的模擬，包括參考頻率、步進頻率、相位雜訊（抖動）和頻率
雜散限制。