vtn電路

❶ 關於MOS管搭建門電路的問題。

對於NMOS，它是無法傳輸強1的。NMOS想要傳輸高電平，首先它要開啟，那麼柵源電壓一定要大於VTN，也就是說在這個或門電路中，NMOS的源端作為輸出，它無法高於柵的電壓。樓主這里輸入信號用的1.8V吧，當輸入V1、V2是10或者01的時候，上面的NMOS網路只有一隻管子導通，下面的P網路一隻開啟另外一隻截止，對於上面的N網路，導通的這只單管，它的源端的輸出無法高於1.8-VTN。所以10和01的時候輸出在1.4V左右。輸入為11時，按道理達不到1.8V啊，如果是1.8v,2個NMOS早就關閉了，溝道不會形成反型層（這時候襯偏也是1.8V呢，閾值電壓會比VTN0大的），但是波形上怎麼會是1.8V？樓主查一下你用的工藝庫文件吧，看看具體的參數。對於11輸入我感覺，這幾只MOS管沒有工作在正常的開關狀態啊。樓主可以把MOS的其它端子也測一下，看看波形的變化。至於毛刺，當信號從01到10改變的時候，上面的那隻PMOS由關斷到開啟，而下面的PMOS從開啟到關斷，這樣就相當於多了一個懸空節點，而這個懸空節點需要充電（給節點電容充電），也就是說上面那個PMOS有短暫的電流流過，這會對輸出造成影響。當兩個輸入為00的時候，輸出不為零，因為PMOS不能傳輸強0，PMOS要開啟，那麼PMOS源端的電壓一定要比柵端高一個閾值最少，所以輸出低電平最少為VTP的絕對值。一般電路沒有這么應用的，都是P在上N在下，樓主要真想用或門，在或非門後面接一個反相器，才兩只管子嘛，既能達到全擺幅又能增加電路的驅動能力~~

❷ proteus中非門是什麼

非門是非電路、反相器、倒相器、邏輯否定電路。為邏輯電路的基本單元。

非門有一個輸入和一個輸出端。當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。也就是說，輸入端和輸出端的電平狀態總是反相的。非門的邏輯功能相當於邏輯代數中的非,電路功能相當於反相,這種運算亦稱非運算。

(2)vtn電路擴展閱讀

反相器和非門區別

反相器可以將輸入信號的相位反轉180度，這種電路應用在摸擬電路，比如說音頻放大，時鍾振盪器等。非門將輸入端的高低電平翻轉，輸入的電平與輸出電平相反，這種電路是應用在數字電路上。

與門、非門和異或門都屬於門電路。常用的門電路在邏輯功能上有與非門、非門和非門。門電路可以有一個或多個輸入，但只能有一個輸出。

只有在門電路的每個輸入端加入的脈沖信號滿足一定條件時，才能打開「門」，即有脈沖信號輸出。從邏輯上講，原因是輸入滿足一定條件，結果就是信號輸出。門電路的功能是實現某種因果關系-邏輯關系。

❸ 求7404各引腳功能作用，越詳細越好

7404是反相器，引腳：1、3、5、9、11、13是反相器通道的輸入端（1A-6A）;引腳：2、4、6、8、10、12是反相器通道的輸出端（1Y-6Y）;引腳7是GND；引腳14是VCC。

反相器可以將輸入信號的相位反轉180度，電路應用在模擬電路，例如音頻放大，時鍾振盪器等。在電子線路設計中，經常要用到反相器。CMOS反相器電路由兩個增強型MOS場效應管組成。典型TTL與非門電路電路由輸入級、中間級、輸出級組成。

74HC/HCT04是高速的硅柵CMOS器件並兼容低功耗肖特基的TTL（ LSTTL ） 。 74HC/HCT04提供的6個反相緩沖器。74HC04是內含6組相同的反相器。即1A輸入高電平，1Y輸出低電平是一款六反相器。

(3)vtn電路擴展閱讀

常用反相器種類：

非門（反相器）通常採用CMOS邏輯和TTL邏輯，也可以通過NMOS邏輯、PMOS邏輯等來實現。

CMOS邏輯：

兩管的柵極相連作為輸入端，兩管的漏極相連作為輸出端。TN的源極接地，TP的源極接電源。為了保證電路正常工作，VDD需要大於TN管開啟電壓VTN和TP管開啟電壓VTP的絕對值的和，即UDD>UTN+ |UTP|。

當Ui=0V時，TN截止，TP導通，Uo≈UDD為高電平；當Ui=UDD時，TN導通，TP截止，Uo≈0V為低電平。因此實現了邏輯非的功能。

TTL邏輯：

TTL反相器由三部分組成，包括輸入級、倒相級、輸出級組成 。由於輸入和輸出均為三極體結構，因此也成為三極體-三極體邏輯電路。

❹ 與門，或門，非門 它們的邏輯功能是什麼

1.與門是兩個或者兩個以上輸入端,一個輸出端的器件.當一個輸入端為0時,輸出就版是0.只有所有的權輸入端是1時,輸出才是1.

2.或門是兩個或者兩個以上輸入端,一個輸出端的器件.當一個輸入端為1時,輸出就是1.只有所有的輸入端是0時,輸出才是0.

3.或門非門是一個輸入端,一個輸出端的器件,它的作用是使輸入信號反向.例如輸入0,那麼輸出就是1,輸入1,輸出就是0.

通俗地講：

與門：某財務室門為了安全,並列安裝了2把鎖,只有甲乙二人同時開鎖才可打開門,甲單獨開鎖打不開門,甲單獨開鎖也打不開門.或門則是甲單去開鎖門也開,乙單去開鎖門也開,一起去也開門.非門是甲去開鎖打不開門,乙去開鎖也不打開門,一起去也不打不開門.

(4)vtn電路擴展閱讀:

在邏輯問題中，與門 如果決定某一事件發生的多個條件必須同時具備事件才能發生，則稱這種因果關系為與邏輯。 或門 如果決定某一事件發生的多個條件中，只要有一個或一個以上條件成立，事件便可發生，則稱這種因果關系為或邏輯。 非門 如果某一事件的發生取決於條件的否定，即事件與事件發生的條件之間構成矛盾，則這種因果關系稱為非邏輯。

參考資料：門電路_網路

❺ PMOS管應用原理

PMOS管應用原理

PMOS的工作原理與NMOS相類似。因為PMOS是N型硅襯底，其中的多數載流子是空穴，少數載流子是電子，源漏區的摻雜類型是P型，所以，PMOS的工作條件是在柵上相對於源極施加負電壓，亦即在PMOS的柵上施加的是負電荷電子，而在襯底感應的是可運動的正電荷空穴和帶固定正電荷的耗盡層，不考慮二氧化硅中存在的電荷的影響，襯底中感應的正電荷數量就等於PMOS柵上的負電荷的數量。當達到強反型時，在相對於源端為負的漏源電壓的作用下，源端的正電荷空穴經過導通的P型溝道到達漏端，形成從源到漏的源漏電流。同樣地，VGS越負(絕對值越大)，溝道的導通電阻越小，電流的數值越大。

與NMOS一樣，導通的PMOS的工作區域也分為非飽和區，臨界飽和點和飽和區。當然，不論NMOS還是PMOS，當未形成反型溝道時，都處於截止區，其電壓條件是

VGS<VTN (NMOS)，

VGS>VTP (PMOS)，

值得注意的是，PMOS的VGS和VTP都是負值。

PMOS集成電路是一種適合在低速、低頻領域內應用的器件。PMOS集成電路採用-24V電壓供電。CMOS-PMOS介面電路採用兩種電源供電。採用直接介面方式，一般CMOS的電源電壓選擇在10～12V就能滿足PMOS對輸入電平的要求。

MOS場效應晶體管具有很高的輸入阻抗，在電路中便於直接耦合，容易製成規模大的集成電路。

各種場效應管特性比較

在2004年12月的國際電子器件會議(IEDM)上表示：雙應力襯墊(DSL)方法導致NMOS和PMOS中的有效驅動電流分別增加15%和32%，飽和驅動電流分別增加11%和20%。PMOS的空穴遷移率在不使用SiGe的情況下可以提高60%，這已經成為其他應變硅研究的焦點。

PMOS管

pmos PMOS是指n型襯底、p溝道，靠空穴的流動運送電流的MOS管 全稱 ： positive channel Metal Oxide Semiconctor 別名 ： positive MOS

❻ 非門電路圖電路中電子原件的名稱、性能

非門（反相器）通常採用CMOS邏輯和TTL邏輯

TTL：

兩管的柵極相連作為輸入端，兩管的漏極相連作為輸出端。TN的源極接地，TP的源極接電源。為了保證電路正常工作，VDD需要大於TN管開啟電壓VTN和TP管開啟電壓VTP的絕對值的和，即UDD>UTN+ |UTP|。當Ui=0V時，TN截止，TP導通，Uo≈UDD為高電平；當Ui=UDD時，TN導通，TP截止，Uo≈0V為低電平。因此實現了邏輯非的功能。

非門是基本的邏輯門，因此在TTL和CMOS集成電路中都是可以使用的。標準的集成電路有74X04和CD4049。74X04TTL晶元有14個引腳，4049CMOS晶元有16個引腳，兩種晶元都各有2個引腳用於電源供電/基準電壓，12個引腳用於6個反相器的輸入和輸出（4049有2個引腳懸空）。

在數字電路中最具代表性的CMOS非門集成電路是CD4069。

❼ proteus非門在哪

proteus非門所在位置見下圖：

(7)vtn電路擴展閱讀：

proteus的相關要求規定：

1、proteus處理器模型支持8051、HC11、PIC10/12/16/18/24/30/DSPIC33、AVR、ARM、8086和MSP430等，2010年又增加了Cortex和DSP系列處理器，並持續增加其他系列處理器模型。在編譯方面，也支持IAR、Keil和MATLAB等多種編譯器。

2、proteus有生動的模擬顯示：用色點顯示引腳的數字電平，導線以不同顏色表示其對地電壓大小，結合動態器件（如電機、顯示器件、按鈕）的使用可以使模擬更加直觀、生動。

3、proteus有高級圖形模擬功能（ASF）：基於圖標的分析可以精確分析電路的多項指標，包括工作點、瞬態特性、頻率特性、傳輸特性、雜訊、失真、傅立葉頻譜分析等，還可以進行一致性分析。

❽ 如何用CMOS的VT/R做基準源

CMOS邏輯門電路
http://www.fjtu.com.cn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6.htm 看看把

CMOS邏輯門電路是在TTL電路問世之後 ，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由於製造工藝的改進，CMOS電路的性能有可能超越TTL而成為佔主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優於TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都採用CMOS藝製造，且費用較低。
早期生產的CMOS門電路為4000系列 ，隨後發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然後介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
（2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通後
，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的ID

4. 柵源擊穿電壓BVGS
·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表徵MOS管放大能力的一個重要參數
·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON
·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間
·由於在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態下，所以這時的導通電阻RON可用原點的RON來近似
·對一般的MOS管而言，RON的數值在幾百歐以內

7. 極間電容
·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間

8. 低頻雜訊系數NF
·雜訊是由管子內部載流子運動的不規則性所引起的
·由於它的存在，就使一個放大器即便在沒有信號輸人時，在輸 出端也出現不規則的電壓或電流變化
·雜訊性能的大小通常用雜訊系數NF來表示，它的單位為分貝（dB）
·這個數值越小，代表管子所產生的雜訊越小
·低頻雜訊系數是在低頻范圍內測出的雜訊系數
·場效應管的雜訊系數約為幾個分貝，它比雙極性三極體的要小

一、CMOS反相器

由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大於兩個管子的開啟電壓的絕對值之和，即
VDD＞(VTN＋|VTP|) 。

1.工作原理

首先考慮兩種極限情況：當vI處於邏輯0時 ，相應的電壓近似為0V；而當vI處於邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由於電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD－vSD。由於vSGP＜VT（VTN=|VTP|=VT），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近於零。這就是說，電路的功耗很小（微瓦量級）

下圖分析了另一種極限情況，此時對應於vI＝0V。此時工作管TN在vGSN＝0的情況下運用，其輸出特性iD－vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP＝VDD時的輸出特性iD－vDS。由圖可知，工作點決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 。可見上述兩種極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似於一理想的邏輯單元，其輸出電壓接近於零或+VDD，而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=
2V。由於 VDD＞（VTN＋|VTP|），因此，當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通。考慮到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區（飽和區）呈現恆流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態。

3.工作速度

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由於CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電迴路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個並聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個並聯的PMOS管都截止，輸出為低電平。

因此，這種電路具有與非的邏輯功能，即
n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管並聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個並聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個並聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
因此，這種電路具有或非的邏輯功能，其邏輯表達式為

顯然，n個輸入端的或非門必須有n個NMOS管並聯和n個PMOS管並聯。
比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此並聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。或非門的輸出。而與或非門的輸出L即為輸入A、B的異或

如在異或門的後面增加一級反相器就構成異或非門，由於具有的功能，因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在於，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視
。

1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用於MP和MN的柵極。當vI為高電壓時MN導通而MP截止；而當vI為低電壓時,情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。
上述電路中T1和T2的基區存儲電荷亦可通過M1和M2釋放，以加快
電路的開關速度。當vI為高電壓時M1導通，T1基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區的存儲電荷通過M2而消散。可見，門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動並聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

當A和B均為低電平時，則兩個MOSFET MPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區存儲電荷提供一條釋放通路。
另一方面，當兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，並且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用於取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET並聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓 。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用C和表示。
傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時,TP的柵壓為+5V
，TP亦不導通。可見，當C端接低電壓時，開關是斷開的。
為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V ，vI在-3V到+5V的范圍內TP將導通。
由上分析可知，當vI＜-3V時，僅有TN導通，而當vI＞+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析
還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由於兩管系並聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。
CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。