減法器電路

1. 如何作用疊加原理來分析減法器電路

1）當來 Ui1 作用，源Ui2=0 時，是反相放大器，有：Uo' = -Ui1*RF/R1；

2）當 Ui2 作用，Ui1=0 時，是同相放大器，有：Uo'' = Vp（1+RF/R1）；

而 Vp = Ui2*R3/(R2+R3)

那麼 Uo = Uo' + Uo''

=-Ui1*RF/R1 +（1+RF/R1）* Ui2*R3/(R2+R3)

當 R1=R2=R3=RF 時，

則： Uo = Ui2 - Ui1；

；

滿意請採納哈

2. 模擬電路的減法器怎麼畫求圖

如給你一個圖，模擬圖。電路就照著做就可以了。

圖片要審核，稍等。

3. 如何將加法器和減法器電路組合在一起組合成加減法計數器

將加法器和減法抄器電路組合在襲一起組合成加減法計數器？你這提問有點跑題了，加法器知減法器可是組合邏輯電路，完成加/減計算的。而加/減計數器卻是時序邏輯電路，是計數的。雖一字之差，但作用卻大不相同。計算和計數可是兩碼事，電路不同，作用更不同。

4. 急急急！ 求一個 四位二進制減法器 要電路圖 和 實驗原理

見下圖，A-B=A+B補，結果可正可負，因此結果最高位S4為符號位，A≥B，S4=0，結果就為差。

A＜B，S4=1，結果為負值，因此得到的是差的補碼，在做一次補碼運算，得到原碼。

5. 這個電路是減法器嗎有什麼作用呢

是減法器的結構，但是負輸入端接地，沒有輸入信號。
是模數轉換器的模擬信號輸回入緩沖答器，輸入、輸出電壓比是 1:1，輸出電壓范圍是 0 ~ AVDD3C ，單極性電壓，即交流信號的零電位點是 AVDD3C / 2 ，而不是 0V。運放應該是單電源工作，整個信號通道電平匹配麻煩。

6. 請用D觸發器構成一個三位二進制減法計數器，寫出實驗原理。（可以畫出電路圖）

按照來邏輯電路設計可自以弄出來，三位二進制可以設為001、010、011，或其他情況，這三個D觸發器的輸出可以設為Q1、Q2、Q3，設一個A的數據輸入端，

一個輸出量Y，畫出狀態圖、真值表、再根據卡羅圖求出Q1、Q2、Q3的輸出表達式，再根據D的特徵方程Q（n+1）=D化簡，一步步來就可以得出原理表達式，有了表達式就可以畫出原理圖。

3個D觸發器可以構成3位二進制計數器，計數范圍0~7，因此其模為8。

(6)減法器電路擴展閱讀：

D觸發器（data flip-flop或delay flip-flop）由4個與非門組成，其中G1和G2構成基本RS觸發器。電平觸發的主從觸發器工作時，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現干擾信號，那麼就有可能使觸發器的狀態出錯。

而邊沿觸發器允許在CP觸發沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發器也稱為維持-阻塞邊沿D觸發器。

7. 減法器電路設計

採用直流偏移，
將原有信號與偏移信號（用電位器產生的可調直流電壓），
通過加法器回合並就是了，
偏移信答號的極性決定了是加還是減去一個偏移量。
加法器在基礎教材上都有，就是反相放大器，在反相輸入端，有共同接點的多個電阻，每個電阻的另一端是輸入端。

8. 求十進制減法計數器電路設計

我數字電路剛好把計數器那一章學完了，還做過了試驗
用兩片CC40192組成兩位十進制專減法計數器，輸屬入1Hz連續技術脈沖，進行由99-00累減計數，圖我不知道在電腦上怎麼畫，只好口述了，CC40192是16介面的，埠對應：1-D1，2-Q1，3-Q0，4-CPD，5-CPU，6-Q2,7-Q3,8-VSS,9-D3,10-D2,11-LDF非,12-CO非,13-BO非,14-CR,15-D0,16-VDD。16接+5V電源，8接地，第一片CC40192的CO非接至第二片的CPU上，清除端CR、置數端LD非、數據輸入端D0-D7分別接邏輯開關，輸出端Q0-Q3、Q4-Q7接實驗設備的兩個解碼顯示輸入相應插口A、B、C、D，CO非和BO非接邏輯電平顯示插口，清除和置數以後，CR=0,LD非=CPU=1，CPD接單次脈沖源
按照上述步驟連接電路，在CPD的上升沿減數，由於輸入的是單次脈沖，減數功能自動切換99-00，自己驗證一下，
記得懸賞分哦

9. 直流減法器電路

差動放大器並沒有指定只能用於交流信號，直流輸入一樣可以使用。
是否需回要負電源，取決答於輸入信號和輸出信號是否存在負值，如果不存在負值，只要採用單電源運放就可以用單電源供電。
你改過的電路倒是有問題的：
其一，3腳向上看的那套電阻網路應該和反饋電阻等值，然而這里通過戴維南定理可以算出等於60k；
其二，3腳向上看的等效電壓就是輸出的參考電壓，你把它設置在1/2vdd上，將來放大器輸出電壓不僅僅是差值電壓，還多了一個1/2Vdd（除非它就是你想要的效果？）。
因此建議：
如果Vin1,Vin2都是正值，直接採用經典差動放大電路，不要修改；
如果輸出電平確實需要平移1/2Vdd，只要用2個20k電阻分壓直接接到3腳，根據戴維南定理可知，等於內阻10k，電動勢1/2Vdd的效果。
如果輸入電壓是在負值范圍，沒有選擇，必須用負電源供電。
另外請注意：358的失調電壓最大達6mV，如果輸入的差值電壓較小，會帶來較大的誤差。如果Vin1,Vin2電壓的絕對值較大，還要核算一下，經過電阻分壓後，實際加到運放輸入端的電壓有沒有超過運放的共模輸入電壓范圍。

10. （數電）怎樣設計二進制4位減法器

我的回答是：
用4位二進制並行加法器設計一個4位二進制並行加法/減法器.
解 設A和B分別為4位二進制數，其中A=a4a3a2a1為被加數(或被減數)，B=b4b3b2b1為加數(或減數)，S=s4s3s2s1為和數(或差數)。並令M為功能選擇變數，當M=0時，執行A＋B；當M=1時，執行A－B。減法採用補碼運算。

可用一片4位二進制並行加法器和4個異或門實現上述邏輯功能。具體可將4位二進制數A直接加到並行加法器的A4、A3、A2和A1輸入端，4位二進制數B通過異或門加到並行加法器的B4、B3、B2和B1輸入端。並將功能選擇變數M作為異或門的另一個輸入且同時加到並行加法器的C0進位輸入端