降電平電路

Ⅰ 如何降低信號電平

用無源衰減網路

Ⅱ 怎麼把一個信號降低一定的電平值

不知道你的具體要求，簡單地用可以用運放搭一個減法電路，使Vo = (Vi1-Vi2)*x，x為放大倍數

Ⅲ TTL 5V電平 如何降到 TTL3.3V電平

標准做法是使用電平轉換電路，簡單做法可以使用電阻降壓

Ⅳ 數字電路中怎麼解決壓降引起的無效電平

得需要轉換電路，如果出現壓降必須用轉換電路

Ⅳ 用什麼元件把12伏電平的電壓電流降下來，降到5伏

7805

Ⅵ 電路里的電平是什麼 怎麼判斷高,低電平

電平：是指兩功率或電壓之比的對數，有時也可用來表示兩電流之比的對數。

當輸入電平高於Vih時，則認為輸入高電平；當輸入電平低於Vil時，則認為輸入低電平。

電平的單位分貝用dB表示。常用的電平有功率電平和電壓電平兩類，它們各自又可分為絕對電平和相對電平兩種。

輸出高電壓（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此Voh。

輸出低電壓（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。

(6)降電平電路擴展閱讀

電平與電壓的關系

從電壓電平的定義就可以看出電平與電壓之間的關系，電平的測量實際上也是電壓的測量，只是刻度不同而已，任何電壓表都可以成為一個測量電壓電平的電平表，只要表盤按電平刻度標志即可，在此要注意的是電平刻度是以1 mW功率消耗於600 Ω電阻為零分貝進行計算的，即0dB=0.775V。

電平量程的擴大實質上也是電壓量程的擴大，只不過由於電平與電壓之間是對數關系，因而電壓量程擴大N倍時，由電平定義可知，即電平增加20lgN(dB)。

由此可知，電平量程的擴大可以通過相應的交流電壓表量程的擴大來實現，其測量值應為表頭指針示數再加一個附加分貝值(或量程分貝值)。附加分貝值的大小由電壓量程的擴大倍數來決定。

Ⅶ 求各位怎麼才能把放大器低頻電平降下來

如果到達放大器輸入口的高端電平能夠達到72至76dBvV，那麼放大器的高端輸出電平就能達到設計要求值，低端輸出電平就可以通過調節均衡器來壓低到設計要求值，就不會出現低端電平高於高端電平的現象。
造成樓主所說的問題原因，是到達放大器輸入口的高端電平遠遠低於72dBvV引起的，是電纜拉得太長、放大器之間的距離太大造成的。要解決這個問題，就得設計計算好放大器的間距，計算公式是：
放大器的間距（百米）=
（電纜入口高端電平
-
76）/
電纜對高端信號的每百米衰減值
詳見：
2007.
10.11
☆干線放大器的間距計算公式
http://www.ccbn.com.cn/catvbbs/viewthread.php?tid=3179&extra=page%3D5
2013.
06.15
★光接後電纜傳輸多遠設置一個放大器比較合理？(放大器間距計算)
http://www.ccbn.com.cn/forum.php?mod=viewthread&tid=153115&page=1&extra=#pid526261
2007.
09.25
有線電視放大器調試參數計算式
http://www.ccbn.com.cn/thread-68958-1-1.html
有線電視基礎理論、基本實踐和基礎理論更新
帖子匯總表http://www.ccbn.com.cn/thread-88416-1-1.html

Ⅷ 電路電平降低的方法

理想的數字電路電平是這樣的：輸入小於1/2VCC(電源電壓)就是低電平，反之是高電平。實際的器件是做不到的，也不實用，如果輸入電壓在1/2VCC附近有干擾，就會發生錯誤的輸入信號。現在常用的是：TTL數字電路電源是5V，2.7V < 高電平 < 5V, 0V < (=) 低電平 < 1.3V。CMOS數字電路電源電壓一般是3V--9V, 2/3VCC < 高電平 < (=) VCC,0V < (=) 低電平<1/3VCC。
數字電路：用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二進制數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。

Ⅸ 急，求給信號降低電平的方法

估計你的系統是雙電源供電，可以在中間加一級射隨器，注意靜態工作點並仔細分析暫態過程，防止接通電源瞬間燒壞晶元，這樣可以線性降低0.7V（硅管）。如果前級驅動能力強，而且對電平精度要求不高，可以直接用開關二極體，如1N4148，也可以近似線性降低0.7V。