掃描鏈電路

A. 怎樣使用JTAG介面測試IC是否正常

用JTAG介面的確可以測試掃描鏈中的IC是否正常，但是很可惜一般來說你不會具備對應的條件專，因為使用JTAG介面進行測試屬除了需要JTAG控制卡以外，更重要的是還需要使用電路板網表文件、各個晶元BSDL文件、測試模式控制進入方式等設計文件生成的測試向量才可以進行，否則連測試模式都進入不了。

B. DFT Compiler在insert_dft指令後並未生成掃描鏈，求解答

如果經常使用BT下載軟體、影片，以及多次中止Windows自帶的Scandisk操作，那麼可能是硬碟的扇區存在物理錯誤。具體方法： 先進入系統，備份所有重要的數據（期間電腦N次重啟）。然後用軟盤啟動電腦，運行DFT軟體。 註：DFT（Drive Fitness Test）是IBM公司為硬碟產品開發的數據保護技術，它通過DFT程序訪問IBM硬碟中的DFT微代碼，以對硬碟的完好性進行檢驗。DFT程序是基於S.M.A.R.T自檢測、分析和報告技術，具有錯誤檢驗及自檢測功能。 DFT啟動後會先掃描硬碟，並反饋結果讓我們確認，這時點擊「Yes」按鈕繼續，進入主界面。按「Alt+F」鍵後選擇「Advanced Test」（即高級掃描，選擇這項功能，磁碟掃描時間會長一點，但非常全面）。經過漫長的等待（具體時間視硬碟容量大小而定，40GB差不多等了7～8分鍾），出現了「Test Results」對話框，此時，DFT會向軟盤回寫數據報告（注意軟盤不要防寫）。圖1所示界面的大致意思是，DFT軟體已檢查出一處或多處扇區錯誤，並提供了兩種解決方案：一是Erase Disk（擦除磁碟）；二是Sector Repair（扇區修復）。 可以選擇第二種方案——Sector Repair（這種方案一般不會造成硬碟數據丟失或損壞）。這時軟體彈出「Corrupted Sector Repair」對話框，選擇「Start「開始修復。不久屏幕上出現「Repair LBA」的提示。選擇Yes，繼續。大約又過了10分鍾，彈出"Technical Result Code"提示界面，反饋磁碟信息。

C. 誰能看懂這個電路圖，是個矩陣鍵盤

鍵盤是行列反轉掃描法，P3口高、低半位元組分別控制行與列，掃描分兩次完成，版下面的鏈接介紹的很權詳細。
http://wenku..com/view/42d12fc60c22590102029dd2.html
顯示部分沒啥好說了，ls244是數碼管段緩沖器，三極體是位驅動器。

D. 集成晶元的發展過程

隨著集成晶元功能的增強和集成規模的不斷擴大，晶元的測試變得越來越困難，測試費用往往比設計費用還要高，測試成本已成為產品開發成本的重要組成部分，測試時間的長短也直接影響到產品上市時間進而影響經濟效益。為了使測試成本保持在合理的限度內，最有效的方法是在晶元設計時採用可測性設計(DFT)技術。可測性設計是對電路的結構進行調整，提高電路的可測性即可控制性和可觀察性。集成晶元測試之所以困難，有兩個重要原因：(1)晶元集成度高，晶元外引腳與內部晶體管比數低，使晶元的可控性和可觀察性降低；(2) 晶元內部狀態復雜，對狀態的設置也非常困難。
解決晶元測試的最根本途徑是改變設計方法：在集成電路設計的初級階段就將可測性作為設計目標之一，而不是單純考慮電路功能、性能和晶元面積。實際上可測性設計就是通過增加對電路中的信號的可控性和可觀性以便及時、經濟的產生一個成功的測試程序，完成對晶元的測試工作。
可測性設計的質量可以用5個標准進行衡量：故障覆蓋率、面積消耗、性能影響、測試時間、測試費用。如何進行可行的可測性設計，使故障覆蓋率高，面積佔用少，盡量少的性能影響，測試費用低，測試時間短，已成為解決集成電路測試問題的關鍵。
1 掃描設計
掃描設計是一種應用最為廣泛的可測性設計技術，測試時能夠獲得很高的故障覆蓋率。設計時將電路中的時序元件轉化成為可控制和可觀測的單元，這些時序元件連接成一個或多個移位寄存器(又稱掃描鏈)。這些掃描鏈可以通過控制掃描輸入來置成特定狀態，並且掃描鏈的內容可以由輸出端移出。
掃描設計就是利用經過變化的掃描觸發器連接成一個或多個移位寄存器，即掃描鏈。這樣的設計將電路主要分成兩部分：掃描鏈與組合部分(全掃描設計)或部分時序電路(部分掃描設計)，很明顯的降低了測試向量生成的復雜度。
掃描測試過程
在移位寄存器狀態下，第一個觸發器可以直接由初級輸入端置為特定值，最後一個觸發器可以在初級輸出直接觀察到。因此，就可以通過移位寄存器的移位功能將電路置為任意需要的初始狀態，並且移位寄存器的任一內部狀態可以移出到初級輸出端，進行觀察，即達到了可控制和可觀察的目的。此時，每一個觸發器的輸入都可以看作是一個初級輸入，輸出可以看作一個初級輸出，電路的測試生成問題就轉化成一個組合電路的測試生成問題。電路的測試過程可以分成以下的步驟：
(1)將時序單元控制為移位寄存器狀態，即scan—en=l，並將O，1序列移入移位寄存器， 然後移出，測試所有時序單元的故障；
(2)將移位寄存器置為特定的初始狀態；
(3)將所有時序單元控制為正常工作狀態，即scan一en=0，並將激勵碼載入到初級輸入端；
(4)觀察輸出端數據；
(5)向電路加時鍾脈沖信號，將新的結果數據捕獲到掃描單元中；
(6)將電路控制為移位寄存器狀態，即scan—en=l，在將移位寄存器置為下一個測試碼初態的同時，將其內容移出，轉步驟。
2邊界掃描技術
邊界掃描技術是各集成電路製造商支持和遵守的一種可測性設計標准，它在測試時不需要其它的測試設備，不僅可以測試晶元或PCB板的邏輯功能，還可以測試IC之間或PCB板之間的連接是否存在故障。邊界掃描的核心技術是掃描設計技術。
邊界掃描的基本思想是在靠近待測器件的每一個輸入/輸出管腳處增加一個邊緣掃描單元，並把這些單元連接成掃描鏈，運用掃描測試原理觀察並控制待測器件邊界的信號。在圖3中，與輸入節點X1，X2…、Xm和輸出節點Y1，Y2…、Ym連接的SE即為邊界掃描單元，它們構成一條掃描鏈(稱為邊界掃描寄存器一BSR)，其輸入為TDI(Test Data Input)，輸出TD0(Test Data 0ut)。在測試時由BSR串列地存儲和讀出測試數據。此外，還需要兩個測試控制信號：測試方式選擇(Test Mode Select—TMS)和測試時鍾(Test C1ock—TCK)來控制測試方式的選擇。
邊界掃描技術降低了對測試系統的要求，可實現多層次、全面的測試，但實現邊界掃描技術需要超出7%的附加晶元面積，同時增加了連線數目，且工作速度有所下降。
3 內建自測試設計
傳統的離線測試對於日趨復雜的系統和集成度日趨提高的設計越來越不適應：一方面離線測試需要一定的專用設備；另一方面測試向量產生的時間比較長。為了減少測試生成的代價和降低測試施加的成本，出現了內建自測試技術(BIST)。BIST技術通過將外部測試功能轉移到晶元或安裝晶元的封裝上，使得人們不需要復雜、昂貴的測試設備；同時由於BIST與待測電路集成在一塊晶元上，使測試可按電路的正常工作速度、在多個層次上進行，提高了測試質量和測試速度。
內建自測試電路設計是建立在偽隨機數的產生、特徵分析和掃描通路的基礎上的。採用偽隨機數發生器生成偽隨機測試輸入序列；應用特徵分析器記錄被測試電路輸出序列(響應)的特徵值：利用掃描通路設計，串列輸出特徵值。當測試所得的特徵值與被測電路的正確特徵值相同時，被測電路即為無故障，反之，則有故障。被測電路的正確特徵值可預先通過完好電路的實測得到，也可以通過電路的功能模擬得到。
由於偽隨機數發生器、特徵分析器和掃描通路設計所涉及的硬體比較簡單，適當的設計可以共享邏輯電路，使得為測試而附加的電路比較少，容易把測試電路嵌入晶元內部，從而實現內建自測試電路設計。
在產品設計中，離散元件具有很大靈活性。在進行需要超出標准解決方案要求的特定傳輸功率級或接受機靈敏度的電路設計時，這些設備(如LNA、大功率放大器等)是很有用的。然而，由離散有源元件決定的設計通常需要大量附加的離散有源元件、無源元件、濾波器及開關，以便補償發射線的阻抗不匹配、信號級轉換、隔離、及電壓增益分配。當鎵化砷設備與其它技術介面時(如雙極硅或鍺化硅)，這點很重要。 不過，離散元件給生產過程增加了附加成本。比如說，當拾放設備無法組裝非標准尺寸的部件或當PCB需要返工時。值得注意的是在WLAN無線設備生產過程的大部分成本都來自於離線裝配的數量、測試和返工工藝，返工一個無線設備的成本相當於原料費用的20%。 另一方面，集成RF晶元組生產成本一般較低並能製造較高性能的無線設備。把發射和接收功能如LNA、混頻器、LO、集成器、PLL和AGC集成到一個單模塊電路中有如下優點： 互聯阻抗易匹配
低雜訊設計，減少內部調制產品
優化了不同階段間的增益平衡
更少的外部無源元件 ATI、Nvidia在顯卡市場上的競爭延續多年，不過實際上英特爾才是顯卡市場上的絕對老大。對於傳統辦公用戶以及家庭用戶而言，採用非獨立設計的集成顯卡的PC系統超過60%，而英特爾在其中占據絕大多數。集成圖形晶元在性能上還無法達到獨立顯卡那樣的高度，但是它們售價更低，同時也可以滿足大多數主流應用的需要。我們今天要看到的就是新一代集成晶元組在游戲性能上的對比。
945G
i945G晶元組實際上就是在i945P晶元組上加入了圖形晶元，支持英特爾奔騰4、奔騰D和賽揚處理器。盡管英特爾已經有了新產品，但是945G晶元組仍然有著相當大的銷量。不少主板廠商已經推出了自己採用945G晶元組、支持LGA775介面英特爾酷睿2雙核處理器的主板產品，大大的延長了945G的產品壽命。
實際上945G晶元組的技術規格並不是太過時，盡管無法支持DDR2-800內存，但同樣提供了4個SATA介面和8個USB 2.0介面，對於DDR2-667內存也有很好的支持，並不比其它集成晶元組差多少。
不過就晶元組的集成圖形晶元GMA950而言，這款晶元的規格確實有些落後了。GMA950是英特爾第二代硬體支持T&L技術的產品，最高工作頻率400Mhz，可以提供1600MPixel/s的象素填充率，擁有4條象素渲染管線，最高可以支持224MB的共享顯存。英特爾在這款產品的開發中對於視頻解碼播放能力投入了不小精力，在其它地方就有些欠缺了。
GMA950的核心對於Shader Model 3.0提供有限的支持，對於DirectX 9也同樣如此，不過它可以在微軟的Windows Vista中支持Aero特效界面。只是GMA950的T&L引擎並不是由硬體實現的，而是由顯卡驅動轉交給CPU來進行處理。
在輸出介面上，GMA950的集成RAMDAC工作頻率400MHz，可以支持最高2048×1536×75Hz解析度。GMA950也可以支持DVI輸出，不過這里需要一塊額外的子卡（PCIe ×16介面）。
G965
G965是英特爾推出的最新集成晶元組，也是和英特爾酷睿2雙核處理器同期發布的。這款晶元組可以支持DDR2-800內存（非正式），ICH8南橋同時提供了10個USB 2.0介面和6個SATA介面，不過同時也省卻了PATA介面。所以採用ICH8南橋的主板只能通過額外的控制器才能提供傳統的IDE介面支持。
在圖形晶元上，G965可以說是英特爾對自己的一次突破。集成的圖形晶元組代號GMA X3000，晶元採用了很多全新設計和架構，擁有自己的硬體象素、頂點處理單元，支持SM 3.0技術，完全符合微軟Windows Vista Aero Premium的要求。同時英特爾還在GMA X3000上加入了更多的視頻解碼能力，首次支持WMV9的硬體加速。
GMA X3000擁有8個處理單元，採用統一架構設計的處理單元可以根據需要進行象素/頂點處理工作，也可以用作視頻播放時的加速。這樣的設計實際上和NVIDIA的G80一樣，硬體設計上是符合DirectX 10的要求，英特爾稱只要加上合適的驅動就可以提供DX 10的完善支持。
GMA X3000核心工作頻率667MHz，象素填充率為1333Mpixel/s。這樣的數據還比不上GMA 950，使得GMA X3000核心會在一些應用中比不上後者。核心最高可以支持384MB的共享顯存，集成RAMDAC工作頻率同樣400MHz，在顯示輸出特性上和GMA 950一樣。
這里需要提醒一下，G965晶元組是唯一集成GMA X3000圖形晶元的產品。965系列的其它產品使用的圖形核心為GMA 3000，不具有硬體著色處理單元和視頻加速能力，更接近GMA 950的規格。
Geforce6150
上面介紹的兩款晶元組自然是針對英特爾平台的，下面要說的當然就是AMD平台上的選擇了。我們首先要看到的是NVIDIA的GeForce 6150。
這款產品實際上是一年多以前發布的，不過在市場上的反響不錯，一直延續到今天。晶元組支持Socket AM2介面的AMD處理器，配合nForce 430南橋晶元可以提供8個USB 2.0介面、4個SATA介面、千兆網卡和HD Audio音頻系統。
GeForce 6150集成的圖形晶元只有2個象素管線，不過硬體對於SM 3.0提供完備的支持。核心工作頻率475Mhz，象素填充率950Mpixel/s，最高支持256MB顯存，可以全效支持Vista的Aero界面。
NVIDIA同樣為GeForce 6150提供了視頻硬體加速功能，支持高畫質縮放和高清視頻解碼。RAMDAC工作頻率300Mhz，最高支持1920×1440×75Hz解析度，提供DVI輸出功能，一般不需要子卡。

E. 電路模擬實物圖軟體

ftp://60.190.223.186/VIP資料下載三區/電子科技大學課程系列/模擬電子電路/模擬電子電路25.wmv

就這回個資源

http://down.elecfans.com/bbs/z/elecfans.com-數字及模擬電路仿答真軟體.rar

F. 什麼是邊界掃描技術

邊掃描測試是在20世紀80年代中期做為解決PCB物理訪問問題的JTAG介面發展起來的，這樣的問題是新的封裝技術導致電路板裝配日益擁擠所產生的。邊界掃描在晶元級層次上嵌入測試電路，以形成全面的電路板級測試協議。利用邊界掃描－－自1990年以來的行業標准IEEE 1149.1－－您甚至能夠對最復雜的裝配進行測試、調試和在系統設備編程，並且診斷出硬體問題。

邊界掃描的優先：
通過提供對掃描鏈的IO的訪問，可以消除或極大地減少對電路板上物理測試點的需要，這就會顯著節約成本，因為電路板布局更簡單、測試夾具更廉價、電路中的測試系統耗時更少、標准介面的使用增加、上市時間更快。除了可以進行電路板測試之外，邊界掃描允許在PCB貼片之後，在電路板上對幾乎所有類型的CPLD和快閃記憶體進行編程，無論尺寸或封裝類型如何。在系統編程可通過降低設備處理、簡化庫存管理和在電路板生產線上集成編程步驟來節約成本並提高產量。

邊界掃描原理：
IEEE 1149.1 標准規定了一個四線串列介面（第五條線是可選的），該介面稱作測試訪問埠（TAP），用於訪問復雜的集成電路（IC），例如微處理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和狀態機，以執行邊界掃描功能。在TDI（測試數據輸入）引線上輸入到晶元中的數據存儲在指令寄存器中或一個數據寄存器中。串列數據從TDO（測試數據輸出）引線上離開晶元。邊界掃描邏輯由TCK（測試時鍾）上的信號計時，而且TMS（測試模式選擇）信號驅動TAP控制器的狀態。TRST（測試重置）是可選項。在PCB上可串列互連多個可兼容掃描功能的IC，形成一個或多個掃描鏈，每一個鏈都由其自己的TAP。每一個掃描鏈提供電氣訪問，從串列TAP介面到作為鏈的一部分的每一個IC上的每一個引線。在正常的操作過程中，IC執行其預定功能，就好像邊界掃描電路不存在。但是，當為了進行測試或在系統編程而激活設備的掃描邏輯時，數據可以傳送到IC中，並且使用串列介面從IC中讀取出來。這樣數據可以用來激活設備核心，將信號從設備引線發送到PCB上，讀出PCB的輸入引線並讀出設備輸出。

G. 「DFT、IDFT、FFT、IFFT」各是什麼

DFT，即可測試性設計（Design for Testability, DFT）是一種集成電路設計技術，它將一些特殊結構在設計階段植入電路，以便設計完成後進行測試。電路測試有時並不容易，這是因為電路的許多內部節點信號在外部難以控制和觀測。通過添加可測試性設計結構，例如掃描鏈等，內部信號可以暴露給電路外部。總之，在設計階段添加這些結構雖然增加了電路的復雜程度，看似增加了成本，但是往往能夠在測試階段節約更多的時間和金錢。

IDFT就是Inverse Discrete Fourier Transform 離散傅里葉逆變換。FFT就是Fast Fourier Transform 快速傅里葉變換。

兩者的應用都是將時域中難以處理的信號轉換成易於處理的頻域信號，分析完成後進行傅里葉反變換即得到原始的時域信號。
兩者的異同是：我們知道在數學上用級數來無限逼進某個函數，以便簡化計算過程而又不致使誤差過大，這樣工程上才能應用，否則一些數學模型是無法實現快速求解的。

IDFT：對於有限長的序列我們可以使用離散傅立葉變換，IDFT是對序列傅立葉變換的等距采樣。

FFT：並不是與IDFT不相同的另一種變換（即原理是一樣的），而是為了減少IDFT運算次數的一種快速演算法。它是對IDFT變換式進行一次次的分解，使其成為若干小點數IDFT的組合，從而減小運算量。常用的FFT是以2為基數，它的運算效率高，程序比較簡單，使用也十分地方便。

IFFT——Inverse Fast Fourier Transform 快速傅里葉逆變換。

快速傅里葉變換 (fast Fourier transform), 即利用計算機計算離散傅里葉變換（DFT)的高效、快速計算方法的統稱，簡稱FFT。快速傅里葉變換是1965年由J.W.庫利和T.W.圖基提出的。採用這種演算法能使計算機計算離散傅里葉變換所需要的乘法次數大為減少，特別是被變換的抽樣點數N越多，FFT演算法計算量的節省就越顯著。