高頻電路干擾

『壹』 電路板走線如何避免高頻干擾

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾。可回用拉大高速信號答和模擬信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。
還要注意數字地對模擬地的雜訊干擾。

『貳』 隔離高頻電路工作時對鄰近電路的干擾，有那些好的方法

如何提高抗干擾能力和電磁兼容性？
1、 下面的一些系統要特別注意抗電磁干擾：
(1) 微控制器時鍾頻率特別高，匯流排周期特別快的系統。
(2) 系統含有大功率，大電流驅動電路，如產生火花的繼電器，大電流開關等。
(3) 含微弱模擬信號電路以及高精度A/D變換電路的系統。
2、 為增加系統的抗電磁干擾能力採取如下措施：
(1) 選用頻率低的微控制器：
選用外時鍾頻率低的微控制器可以有效降低雜訊和提高系統的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發射出成為雜訊源，微控制器產生的最有影響的高頻雜訊大約是時鍾頻率的3倍。
(2) 減小信號傳輸中的畸變
微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當高，高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重，它會引起信號畸變，增加系統雜訊。當Tpd＞Tr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。
信號在印製板上的延遲時間與引線的特性阻抗有關，即與印製線路板材料的介電常數有關。可以粗略地認為，信號在印製板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電話元件的Tr（標准延遲時間）為3到18ns之間。
在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4~20ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應盡量少，最好不多於2個。
當信號的上升時間快於信號延遲時間，就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配，對於一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現Td＞Trd的情況，印刷線路板越大系統的速度就越不能太快。
用以下結論歸納印刷線路板設計的一個規則：
信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。
(3) 減小信號線間的交叉干擾：
A點一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點，由於A點信號的向前傳輸，到達B點後的信號反射和AB線的延遲，Td時間以後會感應出一個寬度為Tr的頁脈沖信號。在C點，由於AB上信號的傳輸與反射，會感應出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td的正脈沖信號。這就是信號間的交叉干擾。干擾信號的強度與C點信號的di/at有關，與線間距離有關。當兩信號線不是很長時，AB上看到的實際是兩個脈沖的迭加。
CMOS工藝製造的微控制由輸入阻抗高，雜訊高，雜訊容限也很高，數字電路是迭加100~200mv雜訊並不影響其工作。若圖中AB線是一模擬信號，這種干擾就變為不能容忍。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交叉干擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大為減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。若AB線為一模擬信號，要避免數字電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大於AB線與地距離的2~3倍。可用局部屏蔽地，在有引結的一面引線左右兩側布以地線。
(4) 減小來自電源的雜訊
電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的復位線，中斷線，以及其它一些控制線最容易受外界雜訊的干擾。電網上的強干擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻雜訊。模擬電路中的模擬信號更經受不住來自電源的干擾。
(5) 注意印刷線板與元器件的高頻特性
在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產生對高頻信號的反射，引線的分布電容會起作用，當長度大於雜訊頻率相應波長的1/20時，就產生天線效應，雜訊通過引線向外發射。
印刷線路板的過孔大約引起0.6pf的電容。
一個集成電路本身的封裝材料引入2~6pf電容。
一個線路板上的接插件，有520nH的分布電感。一個雙列直扦的24引腳集成電路扦座，引入4~18nH的分布電感。
這些小的分布參數對於這行較低頻率下的微控制器系統中是可以忽略不計的；而對於高速系統必須予以特別注意。
(6) 元件布置要合理分區
元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分，雜訊源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小。
G 處理好接地線
印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。
對於雙面板，地線布置特別講究，通過採用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數字地、大功率器件地開分，是指布線分開，而最後都匯集到這個接地點上來。與印刷線路板以外的信號相連時，通常採用屏蔽電纜。對於高頻和數字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。
對雜訊和干擾非常敏感的電路或高頻雜訊特別嚴重的電路應該用金屬罩屏蔽起來。
(7) 用好去耦電容。
好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻雜訊。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的並行共振頻率大約在7MHz左右，也就是說對於10MHz以下的雜訊有較好的去耦作用，對40MHz以上的雜訊幾乎不起作用。
1uf，10uf電容，並行共振頻率在20MHz以上，去除高頻率雜訊的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。
每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜捲起來的，這種捲起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。
去耦電容值的選取並不嚴格，可按C=1/f計算；即10MHz取0.1uf，對微控制器構成的系統，取0.1~0.01uf之間都可以。
3、 降低雜訊與電磁干擾的一些經驗。
(1) 能用低速晶元就不用高速的，高速晶元用在關鍵地方。
(2) 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
(3) 盡量為繼電器等提供某種形式的阻尼。
(4) 使用滿足系統要求的最低頻率時鍾。
(5) 時鍾產生器盡量靠近到用該時鍾的器件。石英晶體振盪器外殼要接地。
(6) 用地線將時鍾區圈起來，時鍾線盡量短。
(7) I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印製板的信號要加濾波，從高雜訊區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
(8) MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
(9) 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。
(10) 印製板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。
(11) 印製板按頻率和電流開關特性分區，雜訊元件與非雜訊元件要距離再遠一些。
(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。
(13) 時鍾、匯流排、片選信號要遠離I/O線和接插件。
(14) 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鍾。
(15) 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。
(16) 時鍾線垂直於I/O線比平行I/O線干擾小，時鍾元件引腳遠離I/O電纜。
(17) 元件引腳盡量短，去耦電容引腳盡量短。
(18) 關鍵的線要盡量粗，並在兩邊加上保護地。高速線要短要直。
(19) 對雜訊敏感的線不要與大電流，高速開關線平行。
(20) 石英晶體下面以及對雜訊敏感的器件下面不要走線。
(21) 弱信號電路，低頻電路周圍不要形成電流環路。
(22) 任何信號都不要形成環路，如不可避免，讓環路區盡量小。
(23) 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。

『叄』 電路中高頻對低頻的影響能力強還是低頻更容易受高頻的干擾

低頻影響高頻 大都是給高頻附加了低頻調幅 高頻對低頻的影響 大都是直接干擾

消除內低頻影響高容頻 大都是在減小電源內阻上下功夫 給高頻部分建立獨立的電源退偶電路 或者分開供電

消除高頻對低頻的影響 大都是壓低低頻電路的頻率上限 同時再給高頻電路增加屏蔽 就很容易消除了

『肆』 在電路中有器件對電源產生高頻干擾，這種能用電感濾除么

能。

在電子線路中，電感線圈對交流有限流作用，它與電阻器或電容器能組成高通或低通濾內波器、移相電容路及諧振電路等；變壓器可以進行交流耦合、變壓、變流和阻抗變換等。由感抗XL=2πfL 知，電感L越大，頻率f越高，感抗就越大。該電感器兩端電壓的大小與電感L成正比，還與電流變化速度△i/△t。

電感線圈也是一個儲能元件，它以磁的形式儲存電能，儲存的電能大小可用下式表示：WL=1/2 Li2，可見線圈電感量越大，流過越大，儲存的電能也就越多。

(4)高頻電路干擾擴展閱讀：

注意事項：

電感器在工作過程中發熱，導致溫度升高時正常現象，若溫度過高，鐵芯和線圈容易因溫度導致電感量的變化。所以需注意電感器工作的環境溫度和選用規格適當的電感器。

電感器在工作是因有電流流通而在周圍產生磁場。其他元件的擺放位置應盡量電感器或與電感線圈互成直角，以減少干擾。若要求較高，則可換用帶屏蔽罩的電感器。

電感器個層線圈之間，會產生分布電容量，可造成高頻信號旁路，降低電感器的實際濾波效果，所以在利用電感器進行高頻濾波的時候要特別注意。

『伍』 如何消除高頻信號的干擾

可以增加濾波器，具體產品可以通過如下名字的手機號和我聯系。

『陸』 高頻對電路的影響

說的這些概念是非線性電路（高頻電路）的基本內容，任何一本教材都有論述專。

倍頻實現，把基本的屬頻率信號加在一個非線性負載上，即可得到頻譜廣泛的多倍頻信號，把需要的信號用帶通濾波器提取出來就實現了。倍頻實現的意義，低頻率穩定度較好，容易實現(現在技術和工藝提高改善，這一長處沒多大意義)，使用倍頻器可以容易獲得高頻的穩定度。

高頻對電路的影響，這是干擾和抗干擾的課題。

降低成本，現在好像根本不必要，性能比成本重要的多。

『柒』 請問什麼叫電路的高頻和低頻干擾，

低頻干擾說的是電源本身對電路的影響，而高頻干擾是來至外部的其他的干擾

『捌』 高頻振盪電路產生的頻率受外界環境干擾如何解決

良好的接地，或者是屏蔽。將高頻震盪電路裝在金屬箱內，可以屏蔽外界的電磁諧波。

『玖』 什麼叫電路的高頻和低頻干擾，我意思就是想知道什

1、簡抄單地講：
襲低頻干擾說的是電源本身對電路的影響，而高頻干擾是來至外部的其他的干擾。
2、具體一點講：
如果電氣設備是系統的一個組成部分，它不要求一開始就滿足有關發射和抗擾度的任何要求，但是整個系統必須符合相關電磁兼容的要求。一般來說，電氣設備必須同時具有對高頻和低頻干擾的抑制能力。其中高頻干擾主要包括靜電放電( E SD)、脈沖干擾和發射性頻率的電磁場等；而低頻干擾主要是指電源電壓波動、欠壓和頻率不穩定等。

『拾』 電路中普遍存在的干擾現象有哪些

電源線中共模干擾、差模干擾 以及 器件的寄生參數引起的干擾（尤其是在高頻電路、回微波電路里）。

前兩種通過答EMI濾波電路解決，後一種就要通過選擇寄生參數小和合理布線來解決。
導致正常電路的信號輸出異常情況：舉個例子，把手機放到電視喇叭或電腦音箱的旁邊，包括聲音中的雜訊，當有人給你打來電話時，這個就是手機信號干擾，因此電路中的干擾是指在正常工作的電路中出現的異常現象；把這個現象稱為電路信號干擾，圖像中的雪花等都是干擾影響的結果，且音箱和電視是開著的，音箱中就會發出刺耳的滴滴聲並且有效逐漸變大
一般噪音產生原因主要是信號屏蔽不好，靜態電流過大，中點電壓漂移，濾波失效，前後極阻抗不匹配，等等很多因素。
對於高頻自激可以用電容對地短路的方法來判斷產生的部位。