⑴ 電路板級聯時雜訊變大怎麼辦
在電位器端可以並聯一個104左右的電容接地，，運放輸入輸出跨接電容濾波，選擇低輸出漂移的運放，比如OPA2604 、opa141等
⑵ 設備地和高頻電路板的地如何連接才能降低雜訊
我也知道
印刷電路板的設計原則和抗雜訊措施
印刷電路板(PCB)是電子機殼地一般可和設備的電源地連接在一起，但是：
數字電路、模擬電路的工作地
⑶ 電路板上有吱吱的電流聲是怎麼回事，現在發現跟電路板上的固定磁鐵有關系
你好！出現的吱吱電流噪音通常分為兩大類：一類是從咪頭攝入的環境噪專聲；另一類是設備產生屬的雜訊，許多網友不知其故都將設備產生的雜訊通稱為「電流聲」。而電流聲引起的原因相對較為復雜，其表現也不一樣，但用電流聲來描述有時很難解決問題，一旦問道是什麼樣的電流聲，往往許多翻友對同一種聲音卻出現不同的描述。如將破音描述成雜音或刺耳的噪音等。
⑷ 線路板噪音大是什麼原因呢
印刷線路板的走線不合理，不規范；設計時忽略了高頻元件周邊的干擾源；所用的印版不對專（高頻板屬必須用環氧樹脂板，不能用酚醛紗布板）；焊點不整潔，毛刺多；跳線過多或者不規范；電源設計不合理，或者電源濾波不良。等等。
⑸ 做了一塊前放電路板，測試時雜訊為5mv左右，但接了8米左右的電纜後雜訊達到了200多mv,該如何解決
如果是音頻電路的話
輸入和輸出部分並聯一個10K左右的電阻回就可以了
這個電阻可以去答掉好多噪音的
不知道你指的雜訊是什麼,是用示波器看到的波形不對嗎?
還是mV測量出來的,5mV本身就不一定是一個正常數據的,示波器調到這個級別的時候,很多指示都不一定是准確的了
⑹ pcb板同樣的模擬電路為什麼雜訊會不一樣
PCB板特別是高速板在設計時，需要考慮很多問題，比如接地的問題、線的粗細問版題、線的拐權角形狀，導線的長度，晶元之間的距離等等都會影響到晶元的質量，因此 相同的電路 設計出來的 PCB 不一樣的話，引入的雜訊就會不一樣。
⑺ 如何應對PCB設計中的電源雜訊干擾
電源本身所固有的阻抗所導致的分布雜訊。高頻電路中，電源雜訊對高頻信號影響較大。因此，首先需要有低雜訊的電源。干凈的地和干凈的電源是同樣重要的；共模場干擾。指的是電源與接地之間的雜訊，它是因為某個電源由被干擾電路形成的環路和公共參考面上引起的共模電壓而造成的干擾，其值要視電場和磁場的相對的強弱來定。搜芯網免費下載電路圖，上傳即可返現。
在高頻PCB板中，較重要的一類干擾便是電源雜訊。通過對高頻PCB板上出現的電源雜訊特性和產生原因進行系統分析，並結合工程應用，提出了一些非常有效而又簡便的解決辦法。
電源雜訊的分析
電源雜訊是指由電源自身產生或受擾感應的雜訊。其干擾表現在以下幾個方面：
1）電源本身所固有的阻抗所導致的分布雜訊。高頻電路中，電源雜訊對高頻信號影響較大。因此，首先需要有低雜訊的電源。干凈的地和干凈的電源是同樣重要的。
理想情況下的電源是沒有阻抗的，因此其不存在雜訊。但是，實際情況下的電源是具有一定阻抗的，並且阻抗是分布在整個電源上的，因此，雜訊也會疊加在 電源上。所以應該盡可能減小電源的阻抗，最好有專門的電源層和接地層。在高頻電路設計中，電源以層的形式設計一般比以匯流排的形式設計要好，這樣迴路總可以 沿著阻抗最小的路徑走。此外，電源板還得為PCB上所有產生和接受的信號提供一個信號迴路，這樣可以最小化信號迴路，從而減小雜訊。
2）電源線耦合。是指交流或直流電源線受到電磁干擾後，電源線又將這些干擾傳輸到其他設備的現象。這是電源雜訊間接地對高頻電路的干擾。需要說明的 是：電源的雜訊並不一定是其本身產生的，也可能是外界干擾感應的雜訊，再將此雜訊與本身產生的雜訊疊加起來（輻射或傳導）去干擾其他的電路或者器件。
3）共模場干擾。指的是電源與接地之間的雜訊，它是因為某個電源由被干擾電路形成的環路和公共參考面上引起的共模電壓而造成的干擾，其值要視電場和磁場的相對的強弱來定。
在該通道上，Ic的下降會在串聯的電流迴路中引起共模電壓，影響接收部分。如果磁場佔主要地位，在串聯地迴路中產生的共模電壓的值是：
Vcm = — (△B/△t) × S （1）
式（1）中的ΔB為磁感應強度的變化量，Wb/m2；S為面積，m2。
如果是電磁場，已知它的電場值時，其感應電壓為：
Vcm = (L×h×F×E/48) （2）
式（2）一般適用於L=150/F以下，F為電磁波頻率MHz。
如果超過這個限制的話，最大感應電壓的計算可簡化為：
Vcm = 2×h×E （3）
3）差模場干擾。指電源與輸入輸出電源線間的干擾。在實際PCB設計中，筆者發現其在電源雜訊中所佔的比重很小，因此這里可以不作討論。
4）線間干擾。指電源線間的干擾。在兩個不同的並聯電路之間存在著互電容C和互感M1-2時，如果幹擾源電路中有電壓VC和電流IC，則被干擾電路中將出現：
a. 通過容性阻抗耦合的電壓為
Vcm = Rv*C1-2*△Vc/△t （4）
式（4）中Rv是被干擾電路近端電阻和遠端電阻的並聯值。
b. 通過感性耦合的串聯電阻
V = M1-2*△Ic/△t （5）
如果幹擾源中有共模雜訊，則線間干擾一般表現為共模和差模兩種形式。
消除電源雜訊干擾的對策
針對以上所分析的電源雜訊干擾的不同表現形式及其成因，可以針對性地破壞其發生的條件，就能有效抑制電源雜訊的干擾。解決的方法有：
1）注意板上通孔。通孔使得電源層上需要刻蝕開口以留出空間給通孔通過。而如果電源層開口過大，勢必影響信號迴路，信號被迫繞行，迴路面積增大，雜訊加大，同時如果一些信號線都集中在開口附近，共用這一段迴路，公共阻抗將引發串擾。
2）放置電源雜訊濾波器。它能有效抑制電源內部的雜訊，提高系統的抗干擾性和安全性。並且它是雙向射頻濾波器，既能濾掉從電源線上引入的雜訊干擾（防止其他設備的干擾），又能濾掉自身所產生的雜訊（避免干擾其他設備），對串模共模干擾均起抑製作用。
3）電源隔離變壓器。將電源環路或信號電纜的共模地環路分開，它能對高頻中所產生的共模環路電流進行有效隔離。
4）電源穩壓器。重獲一個更干凈的電源，能很大程度地降低電源雜訊大小。
5）布線。電源的輸入輸出線應避免布在介質板的邊緣，否則容易產生輻射，干擾其他電路或設備。
6）模擬與數字電源要分開。高頻器件一般對數字噪音非常敏感，所以兩者要分開，在電源的入口處接在一起。若信號要跨越模擬和數字兩部分的話，可以在信號跨越處放置一條迴路以減小環路面積。
7）避免分開的電源在不同層間重疊。盡量將其錯開，否則電源雜訊很容易通過寄生電容耦合過去。
8）隔離敏感元件。有些元件如鎖相環（PLL）對電源雜訊非常敏感，應讓它們離電源盡可能的遠。
9）連接線需要足夠多的地線。每一信號需要有自己的專有的信號迴路，而且信號和迴路的環路面積盡可能小，也就是說信號與迴路要並行。
10）放置電源線。為了減小信號迴路，可通過放置電源線在信號線邊上來實現減小雜訊。
11）為了防止電源雜訊對電路板的干擾以及外界對電源的干擾而導致的累加雜訊，可以在干擾路徑上（輻射除外）並連一個旁路電容接地，這樣能將雜訊旁路到地以避免干擾其他設備和器件。
結論
電源雜訊是直接或者間接的從電源中產生出來的，並且對電路進行干擾，在抑制它對電路的影響的時候，應該遵循一個總的原則，那就是：一方面，要盡可能阻止電源雜訊對電路的影響，另一方面，也要盡可能減小外界或者電路對電源的影響，以免惡化電源的雜訊。
⑻ 通過電源地線引起的電路之間的雜訊，應該怎樣消除
呵呵，你好
可以在每塊電路板電源輸入端串聯1mh左右的電感，
然後並聯10ouf左右的電解電容，
形成LC濾波電路。雜訊即可被濾掉。
祝你成功！
⑼ 空調換了新的電路板怎麼噪音大
一是灰塵多需要清理；二是空氣老化了。最簡單的方法就是睡覺時佩戴上零聽隔音耳塞即可隔絕噪音，就算是窗外車水馬龍的聲音都可以，這個空調噪音更不在話下。
⑽ 有關電路板雜訊電流的問題
建議濾波模塊和復數字模塊制,模擬模塊和電源模塊都各自放在一起.中間用磁珠連接.還有濾波器件的接地要劃出一塊干凈地出來.
具體到晶元的話.考慮差模電路的影響,可以考慮接大小兩電容.把高頻迴路面積減小.還有很多內容要考慮到,因為有電就有磁,有磁就有干擾.
你可以把信號線用地包起來先試試,不行就加去藕電容.走線要走面積最小的的考慮.
要考慮的太多了.建議參考下EMC的設計原理.