1. 存儲器晶元中地址解碼的方式有幾種,分別說明它們的特點
若CPU的定址空間等於存儲器晶元的定址空間，可直接將高低位地址線相回連即可，這種方答式下，可用單條讀寫指令直接定址，定址地址與指令中的地址完全吻合。
若CPU的定址空間大於存儲器晶元的定址空間，可直接將高低位地址線相連即可，CPU剩餘部分高位地址線，這種方式下，可用單條讀寫指令直接定址，未連接的地址線在指令中可以以0或1出現，即有多個地址對應每個存儲器空間，可在指令中將這些位默認為零。
若CPU的定址空間小於存儲器晶元的定址空間，可將其它IO口連接剩餘存儲器高位地址線，定址前，需設置好這些IO口。
當存在多片存儲器，且希望節省CPU的IO口時，需要外加解碼電路。比如說，存儲器地址線為13根，共8片存儲器，可用74LS138連接CPU的高3位地址線，74LS38的8位輸出分別連接8片存儲器，讀寫時，定址地址與指令中的地址完全吻合。
上一種情況中，若希望簡化外圍電路，也可用其餘埠的8個IO分別連接8片存儲的片選，其定址方式與第三種情況類似。
2. 固定地址I/O埠解碼電路
A9A8A7A6A5A4A3=1111000時，74HCT138處於允許解碼狀態，A2A1A0=000~111。
A9A8A7A6A5A4A3A2A1A0=1111000000b=3C0h時，Y0有效
A9A8A7A6A5A4A3A2A1A0=1111000001b=3C1h時，Y1有效
......
A9A8A7A6A5A4A3A2A1A0=1111000111b=3C7h時，Y7有效
所以輸出埠內的基地址為容3C0h~3C7h。
3. 地址解碼電路的輸入信號是什麼輸出信號是什麼各有何用途
輸入是地址，輸出是地址驅動信號
4. 請用74LS138解碼電路設計一地址號為210H~21FH的埠地址解碼電路
210H~21FH共16個地址，因此需要兩片74LS138，
第一片地址：
1000010 000 ---- 1000010 111，低3位就對應74LS138的ABC輸入端，其餘高位用以產專生片選信號；
第二片屬地址是 1000011 000 ---- 1000011 111；
5. 27512全地址解碼電路
1、27512是紫外線擦除，非易失性存儲器。目前已經很少用了。
2、應用時主要包括擦除內、編程及校驗、只容讀三個方式。其中編程和只讀電路需考慮全地址解碼問題。
3、A0-A15為地址匯流排，Q0-Q7為數據匯流排。需要至少16位地址線作為全地址輸入。
4、你問的解碼電路在什麼處理器晶元的介面電路。
6. 設計一個埠地址為3A5H的可讀寫I/O地址解碼電路。
埠地址解碼
和設計存儲器系統一樣，設計I／O介面也要涉及地址譯回碼。第三章介紹的解碼方答法也適用於I／0埠的地址解碼。比如，I／0介面中普遍採用部分解碼。
當I／O介面中只有一個或兩I／O埠時，可用門電路構成解碼器，如與非門等；當所含的I／0埠較多且地址有規律(如連續)時，可用現成的解碼器，如3線一8線解碼器74LSl38或8205，又如4線一16線解碼器74LSl54；當I／O埠較多而地址分散時，可考慮採用可編程邏輯器件(Programmable Logic Device，PLD)或通用邏輯陣列(Generic Atray Logic，GAL)。
7. 設計一個地址解碼器電路（8051單片機）產生3個片選信號，其中一個的地址范圍[0000H，1FFFH]其他兩個隨意
先放棄自己命名的（功能名稱）看不懂的。
說重點，你想干什麼。。
8. 試用74ls138設計一個地址解碼電路器，要求該解碼器Y0到Y7對應的埠地址為250h到257h
取埠地址的低3位，000～111接解碼器的ABC三個輸入端，解碼器的輸出端8路輸出可作為埠的選通信號，高位地址直接接埠高位地址就可以了
9. 常用的解碼電路有哪些
1、繼襲電器解碼電路
繼電器解碼電路的作用是在單片機的控制下將1 536個測試點中的某兩個測試點接入相應的測試電路。比如解碼電路選中測試點1的輸入繼電器Kat和測試點2的輸出繼電器Kab，外部的被測電纜通過這兩個測試點接入相應的測試電路，從而實現了導通或者絕緣測試。為了實現這樣的功能解碼電路可以分為地址鎖存電路，輸入繼電器解碼電路和輸出繼電器解碼電路。
2、3.8線解碼器電路
3、4線16線解碼電路
4、BCD解碼驅動器電路
5、IO介面地址解碼電路