分頻電路的觸發器

㈠ 怎樣用兩個D觸發器設計一個二分頻電路

用一個D觸發器就能設計一個二分頻電路。

㈡ 50分頻電路用D觸發器。。怎麼做啊

你可以將D角尺器的D端與負Q端相聯，然後用用七個這樣的反轉器串起來，組成七位內移位寄存容器。50這個數字變成二進制的8421碼的話是1010000，對吧？你再搞一個簡單電路，比如反相器將0位反成1。然後將它們與第5位和第7位的1相與。這樣只要是寄存器數值等於1010000時就有一個輸出，這也就實現了50分頻了。別忘了在輸出與門時還要將該信號作為清零信號給計數器清零！

㈢ 關於JK觸發器的四分頻電路，求圖，下圖不知道對不對

對的。
圖中 JK 觸發器來是自上升沿觸發，第一級 J1 = K1 = 1 ，Q1(n+1) = - Q1(n) ，每個時鍾觸發器翻轉一次，是二分頻；
第二級與第一級是同步觸發，由於信號在晶元內部有傳輸延時，觸發時刻 J2、K2 的值是上一個時鍾周期的 Q1 值：
J2(n+1) = K2(n+1) = Q1(n)
只有 Q1(n) = 1 時，Q2(n+1) 才翻轉，也是二分頻。
你按照我的分析，畫出波形圖就知道了。

㈣ 觸發器做三分頻 五分頻電路 怎麼做

使用74LS90或74ls290,

當R0(1)、R0(2)均為「」；S9(1)、S9(2)中有「0」時，實現非同步清零功能，即QD(Q3),QC(Q2),QB(Q1),QA(Q0)＝0,0,0,0。

當S9(1)、S9(2)均為「1」；R0(1)、R0(2)中有「0」時，實現置9功能，即QD(Q3),QC(Q2),QB(Q1),QA(Q0)＝1,0,0,1。

那麼很簡單了,信號接入cp1(選擇5進制計數器,q3q2q1表示5進制計數器計算出來的值),同時信號也接入cp0(使q0成為二進制計數器),

當來第一次脈沖的下降沿時,74ls90的q3q2q1狀態為001,q0狀態為1.把q0接S9(1)、q1接S9(2).把R0(1)接地,R0(2)接地.

使第二次脈沖的下降沿時實現置9功能,此時狀態QD(Q3),QC(Q2),QB(Q1),＝1,0,0.觀察可知按照二進制的100等於4.此時QA(Q0)=1。觀察可知QD(Q3),QC(Q2),QB(Q1),QA(Q0)＝1,0,0,1按照二進制的1001等於9,

第三次脈沖的下降沿時,74ls90的q3q2q1q1q0狀態為0,0,0,0,(參考74ls290真值表)

那麼第四個脈沖的下降沿到來時q3q2q1q0狀態為0,0,1,1

第五次1001

第六次0000

第七次0011.以下以此循環.

好了,很明顯每三次高電平輸入cp1和cp0,q3就能輸出了1次(第2次)高電平,q3剛好是三進制計數器,那麼q3也就是三分頻器了(注意:假設輸入信號的高低電平的占空比為50%,q3輸出的占空比只有33.333%,即1/3)

5分頻就更簡單了,把S9(1)接地、S9(2)接地.把R0(1)接地,R0(2)接地.信號接入cp1(選擇5進制計數器)

很明顯每5次高電平輸入cp1,q3就能輸出了1次(第4次)高電平,q3剛好是五進制計數器,那麼q3也就是五分頻器了(注意:假設輸入信號高低電平的占空比為50%,q3輸出的占空比只有20%,即1/5)

㈤ 如何用JK觸發器構成8分頻電路急 急！！！！！！！

用於N=2-4分頻比的來電路，常用雙自D-FF或雙JK-FF器件來構成，分頻比n4的電路，則常採用計數器（如可預置計數器）來實現更為方便，一般無需再用單個FF來組合。
下圖的分頻電路輸出占空比均為50%，可用D-FF，也可用JK-FF來組成，用JK-FF構成分頻電路容易實現並行式同步工作，因而適合於較高頻的應用場合。而FF中的引腳R、S(P)等引腳如果不使用，則必須按其功能要求連接到非有效電平的電源或地線上。

㈥ D觸發器組成分頻電路

c
。
復位端子
rd、置位端子
sd
有小圈，是低電平有效，而電路接
1
，所以無效。
d觸發器功能是：qn+1
=
d
，而電路中
d
=
q『
，是二分頻電路，就是來一個時鍾脈沖，翻轉一次。

㈦ 如何用jk觸發器實現十分頻電路

十分頻電路也就是相抄當於設計一個十進制的計數器，這在數字電路中是非常典型的問題。可按照如下步驟設計：1.畫出狀態轉移圖 共10個狀態 （可以確定需要4個JK觸發器，因為4個JK觸發器的輸出最多可以表示16個狀態）
2.由狀態轉移圖列寫狀態轉移真值表
3.由狀態轉移真值表，得到各輸出變數的卡偌圖（也可以直接由狀態圖，填寫出各個變數的卡偌圖）
4.由卡偌圖勾畫卡偌圈，從而確定出觸發器的驅動方程，即對應的J、K取值。然後連接觸發器的線路即可。
具體步驟和例題，可以參見西安電子科大出版
《數字電子技術基礎》（第二版）楊頌華主編 第6章 時序電路的分析與設計

㈧ 利用D觸發器設計4分頻電路，設計步驟自擬

1、每個D觸發器的的輸入端均接該觸發器的Q`輸出端，下一態為現態的「反」。
2、CP輸入端版並聯，成為同步時序權電路。
Q3Q2Q1Q0的 初始態為0000，時序變化規律為：
0000→0001→0010→0011→0100………1110→1111→0000

㈨ 怎樣用d觸發器實現四分頻電路啊

將D觸發器接成T'觸發器，信號接clk，這就成二分頻電路了。再接一級就是四分頻電路。電路圖不用給了吧？很簡單。